-
公开(公告)号：CN119789525A
公开(公告)日：2025-04-08
申请号：CN202411351120.6
申请日：2024-09-26
Applicant: 株式会社日本显示器
Abstract: 本发明涉及半导体装置。提供抑制光劣化的半导体装置。半导体装置包含：遮光层；具有第1界面且与遮光层相接的第1硅氮化物绝缘层；具有第2界面且与第1硅氮化物绝缘层相接的第1硅氧化物绝缘层；第1硅氧化物绝缘层上的氧化物半导体层；氧化物半导体层上的第2硅氧化物绝缘层；第2硅氧化物绝缘层上的栅电极；和栅电极上的第2硅氮化物绝缘层，在俯视观察下，氧化物半导体层的沟道区域的整体与遮光层重叠，第1硅氧化物绝缘层与第2硅氧化物绝缘层相接，第1硅氮化物绝缘层的膜厚t满足下述条件：波长450nm的光相对第2界面的法线方向以60度入射至第1硅氮化物绝缘层时，在第1界面被反射的光与在第2界面被反射的光相互减弱。
-
公开(公告)号：CN119767770A
公开(公告)日：2025-04-04
申请号：CN202411242184.2
申请日：2024-09-05
Applicant: 株式会社日本显示器
IPC: H10D64/27 , H10K59/121
Abstract: 本发明涉及半导体装置及显示装置。课题在于抑制特性劣化并且改善包含氧化物半导体的半导体装置的可靠性。半导体装置包含：绝缘表面之上的具有多晶结构的氧化物半导体层；前述氧化物半导体层之上的第1栅极绝缘层；前述第1栅极绝缘层之上的中间层；前述中间层之上的第2栅极绝缘层；和前述第2栅极绝缘层之上的栅极布线，前述氧化物半导体层具有沟道区域及导电区域，前述第1栅极绝缘层与前述沟道区域及前述导电区域重叠，前述中间层及前述第2栅极绝缘层与前述沟道区域重叠并且与前述导电区域不重叠，前述导电区域的薄层电阻为1000Ω/sq.以下。
-
公开(公告)号：CN119767750A
公开(公告)日：2025-04-04
申请号：CN202411240269.7
申请日：2024-09-05
Applicant: 株式会社日本显示器
Abstract: 本发明涉及半导体装置及显示装置。课题在于改善包含氧化物半导体的半导体装置的可靠性。半导体装置包含：第1绝缘层；前述第1绝缘层之上的具有多晶结构的氧化物半导体层；前述氧化物半导体层之上的栅极绝缘层；前述栅极绝缘层之上的缓冲层；前述缓冲层之上的栅极布线；和前述栅极布线之上的第2绝缘层，前述氧化物半导体层具有朝向第1方向排列的第1区域、第2区域及第3区域，前述第2区域的电阻率比前述第1区域的电阻率高、比前述第3区域的电阻率低，前述第3区域的薄层电阻为1000Ω/sq.以下。
-
公开(公告)号：CN119767738A
公开(公告)日：2025-04-04
申请号：CN202411368509.1
申请日：2024-09-27
Applicant: 株式会社日本显示器
Abstract: 本发明涉及半导体装置。提供迁移率及可靠性高的半导体装置。半导体装置具有：氧化物半导体层；与前述氧化物半导体层对置的第1栅电极；前述氧化物半导体层与前述第1栅电极之间的第1栅极绝缘层；设置在俯视观察下与前述氧化物半导体层重叠的区域、并与前述氧化物半导体层电连接的电极；和前述氧化物半导体层与前述电极之间的金属氮化物层，前述氧化物半导体层是多晶的，前述氧化物半导体层在40℃的温度时的包含磷酸作为主成分的蚀刻液中的蚀刻速率小于3nm/min。
-
公开(公告)号：CN118943201A
公开(公告)日：2024-11-12
申请号：CN202410576294.6
申请日：2024-05-10
Applicant: 株式会社日本显示器
IPC: H01L29/786 , H01L29/06 , H01L21/34
Abstract: 本发明涉及半导体装置及其制造方法。本发明提供氧化物半导体膜的形状的偏差小且具有稳定的电特性的半导体装置。半导体装置包含：栅电极；栅电极之上的栅极绝缘层；栅极绝缘层之上的具有多晶结构的氧化物半导体层；氧化物半导体层之上的源电极及漏电极；和层间绝缘层，其覆盖源电极及漏电极并与氧化物半导体层接触，氧化物半导体层包含与源电极及漏电极中的1者重叠的第1区域、和与层间绝缘层接触的第2区域，第1区域的膜厚与第2区域的膜厚之差为1nm以下。
-
Patent Agency Ranking
公开(公告)号：CN118872073A
公开(公告)日：2024-10-29
申请号：CN202380021604.1
申请日：2023-03-13
Applicant: 株式会社日本显示器
IPC: H01L29/786 , G09F9/30 , H01L21/316 , H01L21/336 , H05B33/02 , H10K50/00 , H10K59/00
Abstract: 半导体装置，其包含：绝缘表面之上的氧化金属层；和氧化金属层之上的氧化物半导体层，氧化金属层的氟浓度为1×1018atoms/cm3以上。SIMS分析中，在氧化金属层中检测出的氟的二次离子强度可以是在氧化物半导体层中检测出的氟的二次离子强度的10倍以上。氧化物半导体层可以与氧化金属层接触。氧化金属层可以包含氧化铝。氧化物半导体层可以含有包括铟在内的2种以上的金属，2种以上的金属中的铟的比率为50％以上。
-
公开(公告)号：CN118738137A
公开(公告)日：2024-10-01
申请号：CN202410316931.6
申请日：2024-03-19
Applicant: 株式会社日本显示器
IPC: H01L29/786 , H01L29/06 , H01L21/34
Abstract: 本发明涉及半导体装置及其制造方法。提供偏差少，电特性稳定的半导体装置。半导体装置包含：栅电极；栅电极之上的栅极绝缘层；栅极绝缘层之上的具有多晶结构的氧化物半导体层；氧化物半导体层上的源电极及漏电极；覆盖源电极及漏电极且与氧化物半导体层相接的层间绝缘层；氧化物半导体层包括与源电极及漏电极中的1者重叠的第1区域、以及与层间绝缘层相接的第2区域，第1区域的膜厚与第2区域的膜厚之差为5nm以下。
-
公开(公告)号：CN118715618A
公开(公告)日：2024-09-27
申请号：CN202380021588.6
申请日：2023-03-13
Applicant: 株式会社日本显示器
IPC: H01L29/786 , G09F9/30 , H01L21/28 , H01L21/336 , H01L29/423 , H01L29/49 , H10K50/00
Abstract: 能够实现高迁移率且可靠性高的半导体装置的半导体装置，其具备：设置在基板之上的以铝为主成分的氧化金属层；设置在前述氧化金属层之上的氧化物半导体层；与前述氧化物半导体层对置的栅电极；和前述氧化物半导体层与栅电极之间的栅极绝缘层。前述氧化物半导体层含有包括铟在内的2种以上的金属，前述2种以上的金属中的铟的比率为50％以上。
-
公开(公告)号：CN117790311A
公开(公告)日：2024-03-29
申请号：CN202311249308.5
申请日：2023-09-26
Applicant: 株式会社日本显示器
IPC: H01L21/336 , H01L29/786 , H01L29/06 , H01L27/12 , H01L21/02
Abstract: 本发明涉及半导体器件的制造方法。本发明的课题在于提供可靠性及迁移率高的半导体器件。半导体器件包括：在基板之上将以铝作为主成分的第1金属氧化物膜成膜；在第1金属氧化物膜之上，在氧分压为3％以上5％以下的条件下，将无定形的氧化物半导体膜成膜；将氧化物半导体膜加工为图案状的氧化物半导体层；通过对图案状的氧化物半导体层进行第1加热处理，从而使氧化物半导体层结晶化；将经结晶化的氧化物半导体层作为掩模，对第1金属氧化物膜进行加工；在氧化物半导体层之上将栅极绝缘膜成膜；在栅极绝缘膜之上形成栅电极，其中，氧化物半导体膜的膜厚大于10nm且为30nm以下。
-
公开(公告)号：CN119789524A
公开(公告)日：2025-04-08
申请号：CN202411295489.X
申请日：2024-09-14
Applicant: 株式会社日本显示器
Abstract: 本发明涉及半导体装置。提供一种对于不同特性的晶体管可分别得到良好特性的生产率高的半导体装置。半导体装置具有：第1半导体层；与上述第1半导体层对置的第1栅电极；上述第1半导体层与上述第1栅电极之间的第1栅极绝缘层；设置在上述第1栅电极的上方的第1绝缘层；设置在俯视下与上述第1半导体层重叠的区域、且与上述第1半导体层电连接的第1电极；由与上述第1半导体层不同的材料构成的第2半导体层；与上述第2半导体层对置的第2栅电极；上述第2半导体层与上述第2栅电极之间的第2栅极绝缘层；设置在俯视下与上述第2半导体层重叠的区域、且与上述第2半导体层电连接的第2电极；和上述第2半导体层与上述第2电极之间的第1金属氮化物层。
-
-
-
-
-
-
-
-
-
Search Results
69
records
(took 0.034 seconds)
