-
公开(公告)号：CN1637944A
公开(公告)日：2005-07-13
申请号：CN200410101525.0
申请日：2004-12-21
申请人： 海力士半导体有限公司
IPC分类号： G11C11/4072 , G11C7/20
CPC分类号： H03K17/223
摘要： 加电电路包括一电源电压电平跟随器单元，用于输出第一偏压以及第二偏压，其系与一电源电压成比例的增加或下降；第一电源电压检测单元用于检测：响应该第一偏压，该电源电压变为一对应到NMOS晶体管之阈值电压的电源电压之第一临界电压电平；第二电源电压检测单元用于检测：响应该第二偏压，该电源电压变为一对应到PMOS晶体管之阈值电压的电源电压之第二临界电压电平；以及总和单元，用于执行对输出自第一电源电压检测单元之第一检测信号以及一输出自第二电源电压检测单元之第二检测信号的一逻辑操作，从而输出一个确认信号，其中该确认信号系当电源电压满足第一与第二临界电压电平两者时会动作。
-
公开(公告)号：CN1591682A
公开(公告)日：2005-03-09
申请号：CN200410074904.5
申请日：2004-08-30
申请人： 三星电子株式会社
发明人： 卢庚俊
IPC分类号： G11C11/4072
CPC分类号： G11C11/4091 , G11C7/065 , G11C7/12 , G11C11/4094 , G11C2207/065
摘要： 提供了一种没有参考单元，利用VSS或VDD位线预充电方法的半导体存储装置。在VSS预充电方法中使用两个P型感测放大器，并且在VDD预充电方法中使用两个N型感测放大器。在两个感测放大器中的一个中，驱动位线的晶体管具有比驱动互补位线的晶体管低的电流驱动能力。在两个感测放大器中的另一个中，驱动互补位线的晶体管具有比驱动位线的晶体管低的电流驱动能力。因此，两个感测放大器的一个首先工作，并且根据当字线被使能时所选择的两个存储单元之一的位置在预定的延迟时间之后，两个感测放大器的另一个工作，以便正确地检测数据“0”和“1”，从而解决了通常的利用参考单元的VSS或VDD预充电方法的问题。
-
公开(公告)号：CN118349499A
公开(公告)日：2024-07-16
申请号：CN202410285575.6
申请日：2024-03-12
申请人： 上海奎芯集成电路设计有限公司 , 合肥奎芯集成电路设计有限公司
IPC分类号： G06F13/16 , G11C11/4072 , G11C11/4076 , G11C7/22
摘要： 本公开提供了一种Precharge命令的发送方法、装置及计算机可读介质。其中，所述方法包括：设置Precharge命令的初始发送时刻并控制计数器开始计数；当所述计数器计数达到设定值时，实时比较page hit的次数与page conflict的次数，若所述page hit的次数大于所述page conflict的次数，则控制所述Precharge命令延迟于所述初始发送时刻发送；若所述page hit的次数小于所述page conflict的次数，则控制所述Precharge命令提前于所述初始发送时刻发送。本公开解决了现有技术中Precharge命令发送时机不合理的问题，有效提高了工作效率。
-
公开(公告)号：CN114115749B
公开(公告)日：2024-04-12
申请号：CN202111600969.9
申请日：2017-01-16
申请人： 索尼公司
摘要： 本申请涉及用于写零操作的技术。一种用于写零操作的装置，包括：存储器设备的控制器，其包括逻辑，所述逻辑的至少一部分包括硬件，所述逻辑用于：转发写0命令，以使得所述存储器设备的一个或多个存储器区块存储值0；以及使得由所述存储器设备针对所述一个或多个存储器区块对列选择线CSL进行内部激活，对所述CSL进行的所述内部激活以在相同时钟周期激活多个CSL的方式发生，直到所述一个或多个存储器区块的所有列已经被激活并且所述一个或多个存储器区块存储值0。
-
公开(公告)号：CN117558317A
公开(公告)日：2024-02-13
申请号：CN202210938465.6
申请日：2022-08-05
申请人： 长鑫存储技术有限公司
发明人： 章恒嘉
IPC分类号： G11C11/4078 , G11C11/4072 , G11C11/406 , G06F21/79
摘要： 本公开实施例提供一种检测冷启动攻击的方法及装置、存储器，所述方法包括：提供一待测存储器，所述待测存储器包括待测存储区域；检测到所述待测存储器的温度低于预设温度时，在所述待测存储区域中写入测试数据；在所述待测存储器重启上电后，从所述待测存储区域中读取存储数据；根据所述测试数据和所述存储数据，确定所述待测存储器是否被冷启动攻击。
-
公开(公告)号：CN117316215A
公开(公告)日：2023-12-29
申请号：CN202210726556.3
申请日：2022-06-23
申请人： 长鑫存储技术有限公司
发明人： 林峰
IPC分类号： G11C7/20 , G11C7/22 , G11C11/4072 , G11C11/4091 , G11C11/4093
摘要： 本公开实施例提供一种数据接收电路、数据接收系统以及存储装置，数据接收电路包括：第一放大模块被配置为，接收数据信号和参考信号，响应于第一采样时钟信号对数据信号和参考信号进行比较，并输出第一电压信号和第二电压信号；判决反馈控制模块被配置为，响应于使能信号生成第二采样时钟信号；判决反馈均衡模块被配置为，在使能信号具有第一电平值期间，响应于第二采样时钟信号和反馈信号执行判决反馈均衡，在使能信号具有第二电平值期间，停止执行判决反馈均衡；第二放大模块被配置为，对第一电压信号与第二电压信号进行处理，并输出第一输出信号和第二输出信号。本公开实施例至少有利于在提高数据接收电路的接收性能的同时降低其功耗。
-
公开(公告)号：CN117316214A
公开(公告)日：2023-12-29
申请号：CN202210725117.0
申请日：2022-06-23
申请人： 长鑫存储技术有限公司
发明人： 林峰
IPC分类号： G11C7/20 , G11C7/22 , G11C11/4093 , G11C11/4091 , G11C11/4072
摘要： 本公开实施例提供一种数据接收电路、数据接收系统以及存储装置，数据接收电路包括：接收模块，被配置为，接收数据信号和参考信号，响应于采样时钟信号对数据信号以及参考信号进行比较，并输出第一输出信号和第二输出信号；判决反馈均衡模块，与接收模块的反馈节点连接，被配置为，基于反馈信号对接收模块执行判决反馈均衡，以调整第一输出信号以及第二输出信号，其中，反馈信号基于先前接收到的数据得到，判决反馈均衡模块对第一输出信号和第二输出信号的调整能力可调。本公开实施例至少有利于灵活控制判决反馈均衡模块对第一输出信号和第二输出信号的调整能力，以降低接收数据的码间干扰对数据接收电路的影响，以提高数据接收电路的接收性能。
-
公开(公告)号：CN116312682B
公开(公告)日：2023-08-08
申请号：CN202310561904.0
申请日：2023-05-18
申请人： 牛芯半导体(深圳)有限公司
IPC分类号： G11C11/4072 , G11C11/409 , G11C29/44 , G11C29/52
摘要： 本申请公开了一种眼图中心的确定方法及装置、电子设备、存储介质，该方法包括：获取当前时刻之前相邻的基准眼图；其中，基准眼图是经过DQS‑DQ相位校准后所得到的；基于基准眼图确定基准眼图的右边界对应的校准点；从校准点开始对写DQS‑DQ相位进行校准，得到当前时刻对应的目标眼图；基于目标眼图与基准眼图之间的偏移关系，确定目标眼图的中心。本申请通过将基准眼图的右边界作为校准点开始对写DQS‑DQ相位进行校准，能够大幅度减少校准的时长。
-
公开(公告)号：CN111145808B
公开(公告)日：2023-08-04
申请号：CN201910624628.1
申请日：2019-07-11
申请人： 爱思开海力士有限公司
IPC分类号： G11C11/409 , G11C11/4072
摘要： 一种半导体器件包括突发控制电路，所述突发控制电路被配置为当输入操作设定信号时根据设定比特位的逻辑电平来产生突发信息，并且被配置为在输入读取信号的情况下从突发信息产生突发控制信号。该半导体器件还包括数据处理电路，该数据处理电路被配置为：通过根据突发控制信号的逻辑电平而对内部数据执行第一突发操作和第二突发操作来输出输出数据。
-
公开(公告)号：CN109524036B
公开(公告)日：2022-12-02
申请号：CN201810359607.7
申请日：2018-04-20
申请人： 爱思开海力士有限公司
IPC分类号： G11C11/406 , G11C11/4072
摘要： 一种半导体器件包括初始缓冲器信号发生电路和缓冲器信号发生电路。初始缓冲器信号发生电路包括如果初始化操作终止则被激活的初始缓冲器电路。初始缓冲器信号发生电路响应于第一参考电压信号而从外部控制信号产生初始缓冲器信号。缓冲器信号发生电路包括响应于初始缓冲器信号而被激活的缓冲器电路。缓冲器信号发生电路响应于第二参考电压信号而从外部控制信号产生缓冲器信号。
-
-
-
-
-
-
-
-
-
搜索结果
128 条记录 (耗时 0.019 秒)
