公开(公告)号：CN111147045A

公开(公告)日：2020-05-12

申请号：CN201911340498.5

申请日：2019-12-23

Applicant: 中国科学院计算技术研究所

Inventor： 张志敏 ,  唐光明 ,  张阔中 ,  轩伟 ,  瞿佩瑶 ,  杨佳洪

IPC: H03K3/012 ,  H03K5/14 ,  H03K3/86

Abstract: 本发明提出一种超导电路的清零方法及系统，包括：发送清零指令信号至非破坏读出寄存器的指令输入接口，非破坏读出寄存器根据高频局部时钟信号输出数据至第一磁通量子分离器件，第一磁通量子分离器件将输出数据分离为清零信号和触发信号，并将清零信号输入至超导处理器各流水级之间的超导寄存器；输入低频系统时钟信号至第二磁通量子分离器件，第二磁通量子分离器件将低频系统时钟信号拆分为第一低频系统时钟脉冲和第二低频系统时钟脉冲；第一D触发器根据触发信号和第一低频系统时钟脉冲，输出信号脉冲，第二磁通量子分离器件根据信号脉冲和第二低频系统时钟脉冲，输出延时脉冲，非破坏读出寄存器根据延时脉冲进行复位，以停止输出清零信号。

公开(公告)号：CN110311662A

公开(公告)日：2019-10-08

申请号：CN201910447197.6

申请日：2019-05-27

Applicant: 中国科学院计算技术研究所

Inventor： 唐光明 ,  瞿佩瑶

IPC: H03K5/133 ,  H03K5/135 ,  H03K7/06 ,  G01R31/28

Abstract: 本发明涉及一种超导环，包括：前延迟器，用于将输入的触发信号经延迟后输出为第一延迟信号；分支器，与该前延迟器超导连接，用于接收该第一延迟信号，并经延迟后输出第二延迟信号；融合缓冲器，与该分支器超导连接，用于接收该第二延迟信号，并经延迟后输出第三延迟信号；后延迟器，与该融合缓冲器超导连接，用于接收该第三延迟信号经延迟后输出为第四延迟信号。

公开(公告)号：CN113128172B

公开(公告)日：2023-10-27

申请号：CN202110439614.X

申请日：2021-04-23

Applicant: 中国科学院计算技术研究所

Inventor： 张阔中 ,  黄俊英 ,  张志敏 ,  唐光明

IPC: G06F30/398

Abstract: 提供一种超导寄存器堆装置，包括m个寄存器组，每个寄存器组包括n个寄存器单元，其中m和n均为大于等于2的整数。每个寄存器单元包括用于接收数据输入的数据输入端，用于接收写入控制信号的写入控制端，用于接收时钟信号的时钟输入端，以及用于将数据输出的数据输出端。其中，m个寄存器组的相同位的寄存器单元的数据输入端通过多个SPL器件连接在一起；m个寄存器组的相同位的寄存器单元的数据输出端通过多个CB器件连接在一起。

公开(公告)号：CN111950216B

公开(公告)日：2023-07-21

申请号：CN202010709748.4

申请日：2020-07-22

Applicant: 中国科学院计算技术研究所

Inventor： 付荣亮 ,  黄俊英 ,  张阔中 ,  唐光明 ,  叶笑春 ,  范东睿 ,  张志敏

IPC: G06F30/337 ,  G06F30/396 ,  G06F111/06

Abstract: 提供一种生成多扇出信号的方法、计算机可读存储介质和电子设备，其中N是扇出信号的数量，N个扇出信号的每一个与从信号源点到信号端点所经过的由SPL构成的分支路径相对应，所述由SPL构成的分支路径构成SPL树，该方法包括：根据N计算最少的SPL的数量Y；根据最少的SPL的数量Y选择不同的树结构；根据树结构确定多扇出信号的由SPL构成的分支路径；其中最少的SPL的数量Y根据以下公式计算：以及，所述SPL中，至多有一个SPL2，其余均为SPL3。

公开(公告)号：CN112114875A

公开(公告)日：2020-12-22

申请号：CN202010876462.5

申请日：2020-08-27

Applicant: 中国科学院计算技术研究所

Inventor： 张志敏 ,  唐光明 ,  张阔中 ,  黄俊英 ,  付荣亮 ,  叶笑春 ,  范东睿

IPC: G06F9/30

Abstract: 提供一种超导并行寄存器堆装置，该装置包括N个寄存器组，其中N为大于等于2的整数，该N个寄存器组分别包括用于接收数据输入的数据输入端，用于接收写数据地址的写地址输入端，用于接收写使能信号的写使能端，用于接收时钟信号的时钟输入端，用于接收读数据地址的读地址输入端以及用于将数据输出的数据输出端；其中，该N个寄存器组的数据输入端连接在一起，该N个寄存器组的写地址输入端连接在一起，以及该N个寄存器组的写使能端连接在一起。

公开(公告)号：CN111984058A

公开(公告)日：2020-11-24

申请号：CN202010690281.3

申请日：2020-07-17

Applicant: 中国科学院计算技术研究所

Inventor： 杨佳洪 ,  唐光明

IPC: G06F1/04 ,  G06F1/3237 ,  G06F1/3234

Abstract: 提供一种基于超导SFQ电路的运算装置，包括：NDRO，包括用于接收解除阻塞信号的数据输入端，用于接收分布时钟信号的时钟输入端，用于接收阻塞信号的重置端，以及数据输出端；自时钟发生器，其接收来自NDRO数据输出端的信号，并输出自时钟信号；运算部件，包括数据输出端以及流水线冲刷信号输出端，运算部件由自时钟信号驱动对输入数据进行处理并进行数据输出；其中，当NDRO接收到阻塞信号时，控制自时钟发生器不输出自时钟信号，以及当NDRO接收到解除阻塞信号时，控制自时钟发生器输出自时钟信号；运算部件基于其预定指令输出流水线冲刷信号。

公开(公告)号：CN111427810A

公开(公告)日：2020-07-17

申请号：CN202010186250.4

申请日：2020-03-17

Applicant: 中国科学院计算技术研究所

Inventor： 张志敏 ,  唐光明 ,  付荣亮 ,  张阔中

IPC: G06F13/16 ,  G06F13/42

Abstract: 本发明提供一种超导接口异步采集装置，该装置包括：RDFF、第一NDRO以及控制模块，其中RDFF包括：数据输入端，用于接收外部输入数据；时钟输入端，用于接收使能信号，RDFF根据使能信号控制RDFF的数据输出；以及数据输出端，用于将其输出信号输出至第一NDRO的数据输入端；第一NDRO包括：数据输入端，用于接收RDFF输出的数据；以及时钟输入端，用于接收第一时钟信号；其中第一NDRO基于使能信号和第一时钟信号将从RDFF所接收的数据进行输出；控制模块用于接收外部清零信号，并且根据外部清零信号和第一时钟信号生成控制信号，传输到RDFF的重置端。