-
公开(公告)号:CN118173037A
公开(公告)日:2024-06-11
申请号:CN202410508721.7
申请日:2024-04-25
申请人: 北京京东方显示技术有限公司 , 京东方科技集团股份有限公司
IPC分类号: G09G3/20
摘要: 本发明提供一种驱动电路、驱动模组和显示装置。驱动电路包括上拉节点控制电路、下拉节点控制电路和第一上拉控制电路;下拉节点控制电路包括第一下拉控制电路和第二下拉控制电路;第一下拉控制电路在第一控制电压信号和第一上拉节点的电位的控制下,控制第一下拉节点的电位;第二下拉控制电路第二控制电压信号和第二上拉节点的电位的控制下,控制第三下拉节点的电位;第一上拉控制电路在第一控制电压信号的控制下,控制上拉控制节点与第一控制电压端之间连通,在上拉控制节点的电位的控制下,控制第一上拉节点的电位;下拉节点与第三下拉节点电连接,第四下拉节点与第一下拉节点电连接。本发明利于实现窄边框。
-
公开(公告)号:CN107170752B
公开(公告)日:2020-05-01
申请号:CN201710326074.8
申请日:2017-05-10
申请人: 京东方科技集团股份有限公司 , 北京京东方显示技术有限公司
摘要: 本发明提供了一种阵列基板制备方法、阵列基板和显示装置。包括:在基板上图案化形成薄膜晶体管源极、漏极和存储电容的第一极板;形成薄膜晶体管的有源层;形成第一绝缘层,第一绝缘层覆盖有源层、源极、漏极及第一极板;在第一绝缘层上图案化形成薄膜晶体管的栅极及存储电容的第二极板;形成第二绝缘层,第二绝缘层覆盖栅极及第二极板;形成分别暴露薄膜晶体管电极和第一极板的两个过孔;形成像素电极层,像素电极层通过过孔分别与薄膜晶体管电极及第一极板电连接。本发明形成两个存储电容,在不减少开口率的基础上增大了电容存储量;并且有源层的表面不被刻蚀,避免有源层在刻蚀中产生缺陷,提高了阵列基板中薄膜晶体管特性的均一性。
-
公开(公告)号:CN109213380A
公开(公告)日:2019-01-15
申请号:CN201811340689.7
申请日:2018-11-12
申请人: 京东方科技集团股份有限公司 , 北京京东方显示技术有限公司
IPC分类号: G06F3/041 , G02F1/1333 , G09G3/3208 , G09G3/36
摘要: 本公开涉及显示技术领域,尤其涉及一种输入控制电路及方法、输入控制装置、显示面板。该输入控制电路包括:输入模块,连接信号输入端以及上拉节点,用于响应输入信号以将输入信号传输至上拉节点;输出模块,连接上拉节点、时钟信号端以及信号输出端,用于响应上拉节点的电压信号以将时钟信号传输至信号输出端;驱动模块,连接上拉节点、公共信号端以及一公共电极块,用于响应上拉节点的电压信号以将公共信号传输至公共电极块;复位模块,连接上拉节点、电源信号端以及复位信号端,用于响应复位信号以将电源信号传输至上拉节点;自举电容,连接于上拉节点和信号输出端之间。本公开可以改善在CT检测过程中出现的横纹现象。
-
公开(公告)号:CN106206606A
公开(公告)日:2016-12-07
申请号:CN201610643394.1
申请日:2016-08-08
申请人: 京东方科技集团股份有限公司 , 北京京东方显示技术有限公司
CPC分类号: H01L27/1214 , H01L27/1259
摘要: 本发明公开了一种阵列基板及其制作方法、显示面板、显示装置,用以改善TFT电学均一性,并有效降低TFT的漏电流。阵列基板的制作方法包括:在衬底基板上通过构图工艺依次制作栅极和栅极绝缘层;在所述栅极绝缘层上通过构图工艺制作源极和漏极;在所述源极和所述漏极上沉积一层半导体薄膜,对所述半导体薄膜进行构图工艺,形成半导体有源层;在所述半导体有源层上通过构图工艺制作钝化层以及贯穿所述钝化层和所述半导体有源层的过孔,在所述钝化层上通过构图工艺制作像素电极,所述像素电极通过所述过孔与所述漏极电连接。
-
公开(公告)号:CN106057667A
公开(公告)日:2016-10-26
申请号:CN201610525835.8
申请日:2016-07-06
申请人: 京东方科技集团股份有限公司 , 北京京东方显示技术有限公司
IPC分类号: H01L21/3213 , G03F1/76
CPC分类号: H01L21/32139 , G03F1/76
摘要: 本发明涉及显示技术领域,尤其涉及一种膜层图案的制作方法、基板的制作方法及基板、显示装置,用以解决现有技术中存在湿刻形成的电极图案发生断线及线宽存在偏差的问题。具体地,在第一膜层与光刻胶膜层之间制作一层粘性补偿膜层,由于粘性补偿膜层与第一膜层之间的粘附性以及粘性补偿膜层与光刻胶膜层之间的粘附性均大于第一膜层与光刻胶膜层之间的粘附性,从而,保证相邻膜层之间的贴合程度较好,不会出现缝隙,这样,防止刻蚀液从侧向渗入而导致第一膜层的图案产生断线,而且,还可以保证刻蚀工艺过程中刻蚀程度近乎一致,从而避免由于刻蚀程度不同而导致形成的膜层图案的临近尺寸发生偏差。
-
公开(公告)号:CN105957867A
公开(公告)日:2016-09-21
申请号:CN201610274032.X
申请日:2016-04-28
申请人: 京东方科技集团股份有限公司 , 北京京东方显示技术有限公司
CPC分类号: H01L21/77 , H01L27/12 , H01L27/1214 , H01L27/1259
摘要: 本发明提供了一种阵列基板母板及其制作方法、显示装置,属于显示技术领域。其中,阵列基板母板的制作方法,至少包括在衬底基板的第一区域形成第一显示产品的膜层图形和在衬底基板的第二区域形成第二显示产品的膜层图形,所述第一显示产品的深孔密度大于所述第二显示产品的深孔密度,深孔为贯穿至少两层绝缘层的过孔,所述制作方法包括:在绝缘层上形成第二导电图形之前,减小第一区域所述绝缘层的厚度,所述第二导电图形通过贯穿所述绝缘层的过孔结构与位于所述绝缘层下的第一导电图形连接。通过本发明的技术方案,在阵列基板上形成不同显示产品的膜层图形时,能够避免出现Mura不良。
-
公开(公告)号:CN105093812A
公开(公告)日:2015-11-25
申请号:CN201510491131.9
申请日:2015-08-11
申请人: 京东方科技集团股份有限公司 , 北京京东方显示技术有限公司
摘要: 本发明提供了一种阵列基板母板及其制作方法、掩膜板,该掩膜板,其上设置有至少一个第一曝光区,每一个所述第一曝光区对应于阵列基板母板上的一个阵列基板,所述掩膜板上还设置有第二曝光区,所述第二曝光区用于在所述阵列基板母板上形成所述阵列基板的标识码。本发明提供的掩膜板,通过在其上增设用于制作标识码的第二曝光区,使得在阵列基板母板上制作标识码的工艺可以与阵列基板的制作工艺同时进行,从而能够大大减少阵列基板母板的制作时间,提高生产效率。
-
公开(公告)号:CN104808383A
公开(公告)日:2015-07-29
申请号:CN201510250933.0
申请日:2015-05-15
申请人: 京东方科技集团股份有限公司 , 北京京东方显示技术有限公司
IPC分类号: G02F1/1335 , G02F1/1333 , G03F1/00
CPC分类号: G02F1/133502 , G02F1/1333 , G02F1/133514 , G02F1/133516 , G02F2001/133357 , G03F1/00
摘要: 本发明公开了一种显示基板、其制作方法、显示面板及显示装置,该显示基板包括:衬底基板、位于衬底基板上的彩膜层以及位于彩膜层上的平坦层;由于彩膜层具有凹向衬底基板的至少一个球面型凹槽,这样,可以使平坦层形成类似凸透镜阵列的结构,在彩膜层的折射率小于所述平坦层的折射率时,可以使光线经过平坦层与彩膜层之间的界面时发生汇聚,在显示基板应用于显示面板中时,可以减小显示面板的可视角,这样,无需防窥膜即可使显示面板实现防窥功能;并且,光线经过平坦层与彩膜层之间的界面时发生汇聚,还可以提高显示面板的正视角的显示亮度,在相同的显示亮度下可以降低显示面板的功耗。
-
公开(公告)号:CN118284846A
公开(公告)日:2024-07-02
申请号:CN202280003898.0
申请日:2022-10-31
申请人: 京东方科技集团股份有限公司 , 北京京东方显示技术有限公司
IPC分类号: G02F1/1345
摘要: 本公开提供了一种阵列基板以及触控显示装置。该阵列基板包括:显示区和非显示区,非显示区包括扇出区和信号输入区。显示区设置有多个显示数据线和多个触控数据线,扇出区设置有多个显示数据扇出线和多个触控数据扇出线,扇出区包括从显示区指向信号输入区的方向上相邻分布的第一部分和第二部分,在扇出区的第一部分,每个显示数据扇出线包括与对应的显示数据线连接的第一显示数据扇出线段,每个触控数据扇出线包括与对应的触控数据线连接的第一触控数据扇出线段,第一显示数据扇出线段位于第一导电层,第一触控数据扇出线段位于与第一导电层电绝缘的第二导电层。
-
公开(公告)号:CN117832228A
公开(公告)日:2024-04-05
申请号:CN202410009994.7
申请日:2024-01-02
申请人: 京东方科技集团股份有限公司 , 北京京东方显示技术有限公司 , 北京京东方技术开发有限公司
摘要: 一种阵列基板及触控显示装置。所述阵列基板包括多个第一子像素,多个第一子像素包括补偿子像素和参考子像素,补偿子像素包括第一像素电极和第一公共电极,第一公共电极包括被间隔区分隔开的两部分,间隔区在阵列基板正投影位于第一像素电极在阵列基板正投影之内;参考子像素包括第二像素电极和第二公共电极,第一公共电极和第二公共电极均被复用为触控电极;第一像素电极与第一公共电极在阵列基板的正投影具有第一交叠面积;第二像素电极与第二公共电极在阵列基板的正投影具有第二交叠面积,第一交叠面积与第二交叠面积之差的绝对值小于或者等于第一交叠面积与第二交叠面积中较小面积的4%,可以改善暗线等问题。
-
-
-
-
-
-
-
-
-