抑制碳化硅MOSFET电压过冲的栅极电感匹配方法

    公开(公告)号:CN113541461B

    公开(公告)日:2024-07-23

    申请号:CN202110971757.5

    申请日:2021-08-23

    IPC分类号: H02M1/32 H02M1/08

    摘要: 抑制碳化硅MOSFET电压过冲的栅极电感匹配方法,包括:搭建基于碳化硅MOSFET的双脉冲测试平台;获取电感匹配计算所需的电路参数,包括碳化硅MOSFET器件漏源极电容CDS、栅漏极电容CGD以及功率回路共源极电感LS;计算栅极电感匹配值#imgabs0#;提取栅极回路设计所引入的寄生电感;计算栅极电感附加电感值,并将相应电感值的电感元器件串联接入栅极回路;进行双脉冲测试。通过调整碳化硅MOSFET栅极回路的寄生电感、附加电感值,对器件关断漏源极电压过冲实现有效抑制,对提高碳化硅MOSFET在应用中的经济性和可靠性具有重要意义,有利于保证电力系统的可靠运行。

    一种MMC子模块短路测试系统
    32.
    发明公开

    公开(公告)号:CN118275936A

    公开(公告)日:2024-07-02

    申请号:CN202410449284.6

    申请日:2024-04-15

    IPC分类号: G01R31/52 G01R31/26 G01R1/04

    摘要: 本发明公开一种MMC子模块短路测试系统,涉及半导体器件测试领域,防爆柜体的柜本体的侧壁为防爆板,绝缘板将柜本体分隔为第一腔体、第二腔体;试验阀组设于第一腔体,第一供能回路组件、第二供能回路组件、桥臂回路组件、短路保护开关和隔离开关设于第二腔体内;第一供能回路组件、短路保护开关、试验阀组的第一待测IGBT器件以及第二待测IGBT器件串联;第二供能回路组件、桥臂回路组件的负载保护开关、负载电感以及第二待测IGBT器件串联;桥臂回路组件的上电感续流开关与下电感续流开关反串联后与负载电感并联;隔离开关与第二待测IGBT器件并联。本发明提高了拆装的便捷性和试验的安全性。

    一种改善焊接型碳化硅功率模块电热性能的封装结构

    公开(公告)号:CN109817612B

    公开(公告)日:2024-05-03

    申请号:CN201910191808.5

    申请日:2019-03-14

    摘要: 本发明公开了一种改善焊接型碳化硅功率模块电热性能的封装结构,该封装结构包括铜底板,DBC板,碳化硅芯片,驱动信号端子和功率回路端子;所述碳化硅芯片,以每两个为一个单元进行并联,长边沿着所述铜底板的长边平行排列放置,每两个单元共用一块DBC板,所述两个单元为串联结构,所述DBC板固定在所述铜底板上;所述驱动信号端子采用顶针方式直接引出;所述功率回路端子采用带有螺纹的铜块引出。本发明通过优化碳化硅芯片放置方式、DBC分布方式和端子的引出方式,减小了电流路径长度,增大了电流路径宽度,提高了DBC板的底板面积利用率,增大了散热面积,减小了散热热阻,从而提高封装的电热性能。

    一种压接型高压大功率芯片结构及功率器件

    公开(公告)号:CN113421875B

    公开(公告)日:2024-02-20

    申请号:CN202110696913.1

    申请日:2021-06-23

    IPC分类号: H01L23/58

    摘要: 本发明涉及一种压接型高压大功率芯片结构,所述功率芯片结构包括:芯片半导体和四个金属保护层结构;四个所述金属保护层结构分别设置在所述芯片半导体的终端区结构的四个倒角区域。本发明的压接型高压大功率芯片结构在电场强度集中区域,即芯片半导体的终端区结构的四个倒角区域设置金属保护层结构,以改善压接型高压大功率芯片结构的电场分布,提升外部封装整体的绝缘能力。

    一种并联电容器组叠层母排的寄生电感建模和测量方法

    公开(公告)号:CN117034678A

    公开(公告)日:2023-11-10

    申请号:CN202310841712.5

    申请日:2023-07-11

    摘要: 并联电容器组叠层母排的寄生电感建模和测量方法,包括:建立并联电容器叠层母排的基本结构;建立叠层母排自感和互感的电路模型;对叠层母排中的自感和互感进行解耦,建立电感计算模型。本发明提出的多个电容器并联叠层母排寄生电感计算模型的建立方法,实现了对叠层母排各回路自感和回路间互感的解耦,可以对任意数量电容器并联的叠层母排的寄生电感进行计算;通过有限元仿真设计了一种可抵消对叠层母排寄生电感测量影响的夹具,消除了夹具在测量时与叠层母排之间产生互感的影响;提出多电容器并联叠层母排寄生电感的测量方法,实现了多电容器并联叠层母排寄生电感的直接测量。

    一种功率器件关断失效特性测试装置及测试方法

    公开(公告)号:CN115113014B

    公开(公告)日:2023-04-25

    申请号:CN202211036455.X

    申请日:2022-08-29

    IPC分类号: G01R31/26

    摘要: 本发明涉及一种功率器件关断失效特性测试装置及测试方法,包括:充放电回路、测试回路和关断失效装置电路保护逻辑单元;充放电回路包括直流电压源、充电功率器件、充电电阻、隔离二极管、放电功率器件、放电电阻和电容;测试回路包括续流二极管,负载电感,至少一个被测功率器件、至少一个栅极驱动电阻和栅极驱动信号单元;关断失效装置电路保护逻辑单元,用于根据获取的被测功率器件的集电极电压和被测功率器件的栅极电压判定被测功率器件的工作状态进而控制充电功率器件和放电功率器件放电。通过关断失效装置电路保护逻辑单元仅获取被测功率器件的集电极电压与栅极驱动电压实现保护控制,无需借助电流信号,保护逻辑可靠且简单。

    多器件并行的高温栅偏测试平台及其测试方法

    公开(公告)号:CN113484711B

    公开(公告)日:2023-03-17

    申请号:CN202110776550.2

    申请日:2021-07-09

    IPC分类号: G01R31/26

    摘要: 多器件并行的高温栅偏测试平台及其测试方法,包括栅偏电压源、功率器件分析仪、NI数字IO、计算机主机、LED显示屏、加热装置、多器件测量主板、继电器供电电池;所述栅偏电压源、功率器件分析仪、NI数字IO分别通过USB传输线、GPIB传输线、网线与计算机主机相连,实现通讯连接和远程控制;所述NI数字IO与多器件测试主板上的9pin接线端子相连,进而为继电器的状态切换提供相应的动作信号;所述继电器供电电池为继电器提供工作电压;所述加热装置中的加热片贴合于被测器件上,并配合温控使用,给被测器件加热,提供高温条件。

    一种压接型功率半导体器件及其温度分布测量系统

    公开(公告)号:CN113805023A

    公开(公告)日:2021-12-17

    申请号:CN202010460936.8

    申请日:2020-05-27

    IPC分类号: G01R31/26

    摘要: 本发明涉及一种压接型功率半导体器件及其温度分布测量系统。压接型功率半导体器件,将每一半导体芯片的栅极分别连接于PCB板的接口端子上,以便于对压接型功率半导体器件中的每一半导体芯片的结温进行测量,进而提高温度分布测量的准确性。压接型功率半导体器件的温度分布测量系统,通过采用时序驱动电路使得待测压接型功率半导体器件进行周期开断,以模拟压接型功率半导体器件在不同工况下的发热情况。且通过与测量支路开关的时序配合,能够实现各半导体芯片的结温分布的时序准确测量,突破了现有测量方法仅能获得各半导体芯片平均结温的局限性。