公开(公告)号：CN107437453A

公开(公告)日：2017-12-05

申请号：CN201710389476.2

申请日：2017-05-27

Applicant: 台湾积体电路制造股份有限公司

Inventor： 余振华 ,  汤子君 ,  王垂堂 ,  蔡豪益 ,  曾明鸿 ,  陈颉彦 ,  郭鸿毅

IPC: H01F27/02 ,  H01F27/28 ,  H01F27/32 ,  H01F38/14 ,  H01F41/04 ,  H01F41/12 ,  H02J50/10

Abstract: 本发明的实施例提供了一种堆叠线圈结构，包括第一包封层和在第一包封层中的第一线圈。第一包封层的顶面与第一线圈的顶面共平面，并且第一包封层的底面与第一线圈的底面共平面。在第一包封层上方形成第二包封层。导电通孔在第二包封层中，并且第一导电通孔电耦合至第一线圈。第三包封层位于第二包封层上方。第二线圈在第三包封层中。第三包封层的顶面与第二线圈的顶面共平面，并且第三包封层的底面与第二线圈的底面共平面。本发明的实施例还提供了一种形成堆叠线圈结构的方法。

公开(公告)号：CN107017236A

公开(公告)日：2017-08-04

申请号：CN201611135645.1

申请日：2016-12-09

Applicant: 台湾积体电路制造股份有限公司

Inventor： 王垂堂 ,  陈韦廷 ,  陈颉彦 ,  蔡豪益 ,  曾明鸿 ,  郭鸿毅 ,  余振华

IPC: H01L23/64

Abstract: 本发明的实施例涉及具有槽的金属板上的集成扇出线圈。本发明实施例揭示一种结构，其包含囊封材料和包含贯穿导体的线圈。所述贯穿导体在所述囊封材料中，其中所述贯穿导体的顶面与所述囊封材料的顶面共面，且所述贯穿导体的底面与所述囊封材料的底面共面。金属板下伏于所述囊封材料。槽在所述金属板中且塡充有介电材料。所述槽具有与所述线圈重叠的部分。

公开(公告)号：CN220106537U

公开(公告)日：2023-11-28

申请号：CN202321270940.3

申请日：2023-05-24

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈颉彦 ,  谢政宪 ,  王垂堂 ,  余振华

IPC: H01L25/18 ,  H10B80/00 ,  H01L23/48

Abstract: 一种半导体结构包括：逻辑管芯；存储器管芯堆叠，藉由第一氧化物结合件结合至逻辑管芯，且包括藉由第一直接结合件结合于一起的第一对存储器管芯；以及第一硅穿孔(TSV)，位于逻辑管芯中且延伸穿过第一氧化物结合件且将逻辑管芯电性连接至第一对存储器管芯。

公开(公告)号：CN220753425U

公开(公告)日：2024-04-09

申请号：CN202321890177.4

申请日：2023-07-18

Applicant: 台湾积体电路制造股份有限公司

Inventor： 王垂堂 ,  张祚荣 ,  谢政宪 ,  林世平 ,  陈颉彦 ,  余振华

IPC: H01L23/538 ,  H01L25/00

Abstract: 一种封装体结构，包括：一第一芯片结构以及位于第一芯片结构旁侧的一第二芯片结构。封装体结构也包括位于第一芯片结构及第二芯片结构上，并接触第一芯片结构及第二芯片结构的一内连线结构。内连线结构具有多个介电层及多个导电特征部件。导电特征部件的其中一者延伸跨越第一芯片结构的一第一边缘及第二芯片结构的一第二边缘，且电性连接第一芯片结构及第二芯片结构。封装体结构也包括一第三芯片结构，第三芯片结构通过介电质对介电质接合及金属对金属接合直接接合至内连线结构。

公开(公告)号：CN221670328U

公开(公告)日：2024-09-06

申请号：CN202323213449.X

申请日：2023-11-27

Applicant: 台湾积体电路制造股份有限公司

Inventor： 王垂堂 ,  廖文翔 ,  陈颉彦 ,  余振华 ,  林智鹏 ,  张祚荣 ,  谢政宪 ,  林世平

IPC: H10B80/00

Abstract: 本公开提供一种封装结构。所述封装结构包括第一芯片结构及第二芯片结构。第一芯片结构具有多个逻辑控制元件。第二芯片结构通过电介质对电介质接合及金属对金属接合而直接接合至第一芯片结构，其中第二芯片结构具有多个非易失性存储器元件。

公开(公告)号：CN222394176U

公开(公告)日：2025-01-24

申请号：CN202420991144.7

申请日：2024-05-09

Applicant: 台湾积体电路制造股份有限公司

Inventor： 王垂堂 ,  张祚荣 ,  谢政宪 ,  林智鹏 ,  陈颉彦 ,  余振华

IPC: G02B6/12

Abstract: 一种半导体封装体，包括基板、重分布结构、第一光子布线结构、光学中介层裸晶、第二光子布线结构、光学引擎裸晶以及模制结构，重分布结构形成于基板上，第一光子布线结构设置在重分布结构上，光学中介层裸晶设置在第一光子布线结构上，第二光子布线结构设置在重分布结构上，光学引擎裸晶设置在第二光子布线结构上，模制结构设置在第一光子布线结构以及第二光子布线结构之间。

公开(公告)号：CN221486501U

公开(公告)日：2024-08-06

申请号：CN202323165611.5

申请日：2023-11-22

Applicant: 台湾积体电路制造股份有限公司

Inventor： 王垂堂 ,  陈颉彦 ,  余振华 ,  林智鹏 ,  张祚荣 ,  谢政宪 ,  林世平

IPC: H01L23/528 ,  H01L23/538

Abstract: 本实用新型提供晶片堆叠结构。晶片堆叠结构包括第一晶片，其包含第一基板与第一内连线结构位于第一基板上。晶片堆叠结构包括第二晶片位于第一晶片上并接合至第一晶片。第二晶片具有第二内连线结构与第二基板位于第二内连线结构上。晶片堆叠结构包括绝缘层位于第二内连线结构上并围绕第二基板。晶片堆叠结构包括导电插塞穿过绝缘层至第二内连线结构。