利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

56 条记录 (耗时 0.017 秒)

    高分辨率模数转换器
    33.
    发明公开
    高分辨率模数转换器 有权

    公开(公告)号：CN104980157A

    公开(公告)日：2015-10-14

    申请号：CN201510162131.4

    申请日：2015-04-08

    申请人： 美国亚德诺半导体公司

    发明人： J·梅米希安

    IPC分类号： H03M1/38

    CPC分类号： H03M1/442 ,  H03M1/002 ,  H03M1/168

    摘要： 本发明涉及高分辨率模数转换器。所公开的系统、方法和装置涉及每级一位ADC。所述每级一位ADC在每一个级处提取一个或多个位并且产生残差，以使得后继类似或相同级可提取更多个位。所述ADC使用反射二进制输出码，以使得可通过观察输入的符号(例如，极性)来提取位。所述残差可通过整流输入，使所述输入乘以二，并且使所述输入电平移位半个跨度来生成。使用电容器和开关来实现所述残差的所述生成。这使所述ADC具有低的功率消耗和小的大小。

    无负载多级逐次逼近寄存器辅助的流水线式模数转换器
    36.
    发明公开
    无负载多级逐次逼近寄存器辅助的流水线式模数转换器 有权

    公开(公告)号：CN104320140A

    公开(公告)日：2015-01-28

    申请号：CN201410529902.4

    申请日：2014-10-09

    申请人： 香港应用科技研究院有限公司

    发明人： 骆智峯 ,  郑士源

    IPC分类号： H03M1/38

    CPC分类号： H03M1/442 ,  H03M1/002 ,  H03M1/164 ,  H03M1/40

    摘要： 本发明公开了一种多级逐次逼近寄存器(SAR)流水线式模数转换器(ADC)，其在两个开关电容网络之间有一个放大器，每个开关电容网络都由一个SAR控制。由于放大器增益，该放大器的负载电容被放大。该放大的负载电容会不成比例地增加功率消耗。在放大阶段，使用反馈开关，将第二级开关电容器的背极板连接到放大器输入，因此第二级开关电容器就连接在放大器的输入和输出之间，作为反馈电容器，而不是负载电容器。在重置阶段，重置开关驱动第二级开关电容器的两个极板接地，然后进入放大阶段。因此第二级开关电容器既作为反馈电容器又作为第二级SAR的开关电容器。因为在放大阶段没有单独的负载电容器，所以放大器功率降低了。

    电容阵列及其版图设计方法
    37.
    发明公开
    电容阵列及其版图设计方法 有权 转让

    公开(公告)号：CN103532554A

    公开(公告)日：2014-01-22

    申请号：CN201310502617.9

    申请日：2013-10-23

    申请人： 中国电子科技集团公司第二十四研究所

    发明人： 王妍 ,  王育新 ,  胡刚毅 ,  李婷 ,  刘涛 ,  陈光炳

    IPC分类号： H03M1/12 ,  G06F17/50

    CPC分类号： G06F17/5072 ,  G06F17/50 ,  G06F17/5077 ,  H01G4/38 ,  H01G15/00 ,  H03M1/164 ,  H03M1/442

    摘要： 本发明提供了一种电容阵列版图设计方法，包括以下步骤：确定单位电容布线方式：使得单位电容的上极板连线和下极板连线相互平行；确定电容阵列布局：a、确定单边电容阵列版图的列数的最大值Mh，b、确定单边电容阵列中第一类至第K类电容在版图布局中的列数，c、对电容阵列中的电容进行布局；电容阵列布线：使得每一单位电容的上下极板连线的并行长度一致；以及对版图进行寄生参数提取，验证电容阵列版图设计是否满足匹配要求。本发明还提供了一种电容阵列。上述电容阵列及版图布局方法不仅消除了由寄生电容引起的电容比例失配误差，以使电容阵列匹配，而且操作简单方便。

    流水线型A/D转换器
    39.
    发明授权
    流水线型A/D转换器 失效

    公开(公告)号：CN100438341C

    公开(公告)日：2008-11-26

    申请号：CN200410057873.2

    申请日：2004-08-20

    申请人： 夏普株式会社

    发明人： 大东睦夫

    IPC分类号： H03M1/12 ,  H03M1/14

    CPC分类号： H03M1/0695 ,  H03M1/442

    摘要： 运算电路(2)包含取样保持部(21)、加法部(22)、减法部(23)、子A/D转换器(24)和子D/A转换器(25)。加法部(22)将从前一级输出的第1和第2残差电压(Vres1A1、Vres1A2)相加。减法部(23)在第1保持模式时从在加法部(22)中进行了相加的电压中减去模拟电压(Vr2)，将该相减后的电压作为该级中的第1残差电压(Vres2A1)向下一级输出。减法部(23)在第2保持模式时，交换内部的电容器，从在加法部(22)中进行了相加的电压中减去模拟电压(Vr2A)，将该相减后的电压作为第2残差电压(Vres2A2)向下一级输出。