-
公开(公告)号：CN1256812C
公开(公告)日：2006-05-17
申请号：CN02147194.0
申请日：1998-07-30
Applicant: 三星电子株式会社
IPC: H03M13/00
CPC classification number: H04L1/0041 , H03M13/27 , H03M13/2721 , H03M13/2732 , H03M13/275 , H03M13/276 , H03M13/2771 , H03M13/2789 , H03M13/2792 , H03M13/2957 , H03M13/2972 , H03M13/2996 , H03M13/6362 , H04L1/0009 , H04L1/0045 , H04L1/0059 , H04L1/0065 , H04L1/0066 , H04L1/0068 , H04L1/0071
Abstract: 提供了一种透平编码器及相应的信道编码方法。所述编码器包括：第一分量编码器，用于对输入信息位进行编码，以生成第一奇偶校验位；一交织器，用于交织所述输入信息位；第二分量编码器，用于对所交织的输入信息位进行编码，以生成第二奇偶校验位；第一尾部位生成器，用于生成第一尾部位，该第一尾部位用于初始化所述第一分量编码器中的存储器；第二尾部位生成器，用于生成第二尾部位，该第二尾部位用于初始化所述第二分量编码器中的存储器；第一切换器，用于将所述第一分量编码器的输入从输入信息位切换到一帧端部的第一尾部位；以及，第二切换器，用于将所述第二分量编码器的输入从交织后的输入信息位切换到所述帧端部的第二尾部位。
-
公开(公告)号：CN1150680C
公开(公告)日：2004-05-19
申请号：CN98807352.8
申请日：1998-07-30
Applicant: 三星电子株式会社
IPC: H03M13/00
CPC classification number: H04L1/0041 , H03M13/27 , H03M13/2721 , H03M13/2732 , H03M13/275 , H03M13/276 , H03M13/2771 , H03M13/2789 , H03M13/2792 , H03M13/2957 , H03M13/2972 , H03M13/2996 , H03M13/6362 , H04L1/0009 , H04L1/0045 , H04L1/0059 , H04L1/0065 , H04L1/0066 , H04L1/0068 , H04L1/0071
Abstract: 提供了一种具有并行或串行连接的卷积编码器的信道编码器。该信道编码器包括：第一编码器，用于对输入信息位进行编码；一交织器，具有存储器和指数生成器，用于以预定方法修改信息位的顺序；第二编码器，用于对交织器的输出进行编码；第一和第二终止装置，用于终止所述第一和第二编码器的输入和输出信息位的帧；一尾部位生成器，用于存储用在帧终止中的尾部位；以及一控制器和一切换器，用于控制以上过程。
-
公开(公告)号：CN110136764B
公开(公告)日：2024-12-03
申请号：CN201910057925.2
申请日：2019-01-22
Applicant: 三星电子株式会社
Abstract: 提供一种非易失性存储器装置及其读取方法。所述非易失性存储器装置包括：页缓冲器，被配置为对构成多个位页中的一个位页的多个页数据进行锁存，控制逻辑，被配置为比较响应于高优先级读取信号集而执行的多个读取操作的结果，以选择包括在高优先级读取信号集中的多个读取信号中的一个作为高优先级读取信号，并确定与高优先级读取信号对应的低优先级读取信号，其中，高优先级读取信号集是用于读取高优先级页数据，低优先级读取信号是用于读取低优先级页数据。
-
公开(公告)号：CN109036488B
公开(公告)日：2023-07-25
申请号：CN201810230803.4
申请日：2018-03-20
Applicant: 三星电子株式会社
Abstract: 本发明提供一种存储器控制器、一种操作该存储器控制器的方法以及一种存储器系统。该操作存储器控制器的方法包括：基于与处于擦除状态的多个存储单元有关的擦除状态信息，将处于擦除状态的多个存储单元分类成多个组；为多个组中的至少一个组中包括的存储单元中的至少一些存储单元设置至少一种目标编程状态；以及将已经设置了至少一种目标编程状态的至少一些存储单元编程为多种编程状态中除了目标编程状态之外的编程状态。
-
公开(公告)号：CN109509490B
公开(公告)日：2023-04-07
申请号：CN201910018564.0
申请日：2017-01-12
Applicant: 三星电子株式会社
Abstract: 提供了非易失性存储器系统及其控制方法。一种非易失性存储器系统包括：非易失性存储器件，包括多个存储单元，多个存储单元构成多个存储块并且每个存储块包括多个页；以及存储器控制器，被配置为施加位于第一读电平的读电压以从多个存储单元当中的所选择的存储单元读数据，在施加导致读失败时传输命令到非易失性存储器件以请求特定电压范围的多个采样值，其中多个采样值中的每一个与具有位于特定电压范围的阈值电压的所选择的存储单元的数量相对应，响应于命令从所述非易失性存储器件接收采样值，施加非线性滤波到所接收的采样值以生成经滤波的值，以及基于经滤波的值将读电压设置为第二读电平，其中，经滤波的值中的每一个指示具有位于特定电压范围的阈值电压的所选择的存储单元的数量，并且非易失性存储器件还包括用于生成采样值的位计数器。
-
Patent Agency Ranking
公开(公告)号：CN108735253B
公开(公告)日：2022-06-21
申请号：CN201710260714.X
申请日：2017-04-20
Applicant: 三星电子株式会社
IPC: G11C7/10
Abstract: 提供了一种非易失性存储器存储系统。非易失性存储器存储系统包括多个存储器单元和存储器控制器，存储器控制器被配置为基于多个读取电压向非易失性存储器装置传输读取命令。非易失性存储器装置基于所述多个读取电压之中的第一读取电压对N个电平之中的第一电平执行第一读取操作，对所述多个存储器单元之中的响应于第一读取电压的导通单元的数量进行计数，根据导通单元的计数的数量与参考单元的数量的比较结果调整所述多个读取电压之中的将要用于对所述N个电平之中的第一电平或第二电平执行第二读取操作的第二读取电压的电平。
-
-
公开(公告)号：CN107039072B
公开(公告)日：2021-02-02
申请号：CN201611115475.0
申请日：2016-12-07
Applicant: 三星电子株式会社
Abstract: 一种非易失性存储器设备，包括：存储单元阵列，包括多个存储单元；行译码器电路，通过多个字线连接到存储单元阵列；以及页面缓冲器电路，通过位线连接到存储单元阵列。在读操作期间，行译码器电路向所选择的字线施加读电压。在关于连接到所选择的字线的存储单元的N个逻辑页面(N为正整数)中的每个所执行的读操作期间，行译码器电路向所选择的字线施加邻近的N个读电压当中的一读电压，而不向所选择的字线施加邻近的N个读电压当中的其他读电压。邻近的N个读电压包括读电压当中的第二高的读电压。
-
公开(公告)号：CN110085275A
公开(公告)日：2019-08-02
申请号：CN201910211592.4
申请日：2013-10-25
Applicant: 三星电子株式会社
Abstract: 提供了一种存储系统及其读取方法，所述存储系统包括：比特计数器和回归分析器。比特计数器被配置为基于使用多个不同的读取电压从所选择的存储单元中读取的数据来生成多个计数值，所述多个计数值中的每一个指示具有多个不同的读取电压中的一对读取电压之间的阈值电压的、存储设备的存储单元的数目。回归分析器被配置为使用回归分析而基于所述多个计数值来为所选择的存储单元确定读取电压。
-
公开(公告)号：CN103778961B
公开(公告)日：2019-06-04
申请号：CN201310503112.4
申请日：2013-10-23
Applicant: 三星电子株式会社
Abstract: 一种在非易失性存储器件中编程数据的方法包括：接收将要在非易失性存储器件的选择的存储单元中进行编程的编程数据；从选择的存储单元读取数据；使用根据编程数据与读取数据的比较从多个编码方案当中选择的至少一个编码方案对编程数据进行编码；产生包括编码信息的标志数据；以及在选择的存储单元中编程已编码的编程数据和标志数据。
-
-
-
-
-
-
-
-
-
Search Results
128
records
(took 0.034 seconds)
