-
公开(公告)号：CN104377299B
公开(公告)日：2017-09-26
申请号：CN201410414568.8
申请日：2014-08-21
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明涉及一种无磁屏蔽环境下抑制磁场干扰的SQUID器件的结构，其特征在于在约瑟夫森结的周围制作一圈超导壁，超导壁包围了约瑟夫森结，超导壁起到一个微型磁屏蔽的作用，使外加磁场对约瑟夫森结的干扰得到抑制。超导壁的高度远大于约瑟夫森结的绝缘层厚度。在SQUID的核心结构约瑟夫森结周围制作了一圈基于超导薄膜材料的超导壁，这圈超导壁可以有效的屏蔽外界磁场进入到约瑟夫森结中，从而有效的防止了外界磁场对约瑟夫森结的影响，提高SQUID参数的稳定性。
-
公开(公告)号：CN104377299A
公开(公告)日：2015-02-25
申请号：CN201410414568.8
申请日：2014-08-21
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明涉及一种无磁屏蔽环境下抑制磁场干扰的SQUID器件的结构，其特征在于在约瑟夫森结的周围制作一圈超导壁，超导壁包围了约瑟夫森结，超导壁起到一个微型磁屏蔽的作用，使外加磁场对约瑟夫森结的干扰得到抑制。超导壁的高度远大于约瑟夫森结的绝缘层厚度。在SQUID的核心结构约瑟夫森结周围制作了一圈基于超导薄膜材料的超导壁，这圈超导壁可以有效的屏蔽外界磁场进入到约瑟夫森结中，从而有效的防止了外界磁场对约瑟夫森结的影响，提高SQUID参数的稳定性。
-
公开(公告)号：CN118510375A
公开(公告)日：2024-08-16
申请号：CN202310117475.8
申请日：2023-02-15
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明提供一种约瑟夫森结制备方法及超导电子器件制备方法，先形成呈条状的上电极超导线条，然后将上电极超导线条刻蚀形成块状的上超导电极，相对直接形成块状的超导电极能够更加精确的控制约瑟夫森结的尺寸，提高制备得到的超导电子器件的工作性能及稳定性；同时，由于上电极超导线条的材料与第一绝缘层的材料相比，刻蚀选择比更高，刻蚀形成上超导电极时，不会对第一绝缘层产生影响，而且，控制刻蚀形成上超导电极的刻蚀方向及刻蚀时间，通过过刻可以使形成的上超导电极的下表面表面积做到更小，也即使得形成的约瑟夫森结尺寸做到更小，提高制备得到的超导电子器件的工作性能。
-
公开(公告)号：CN113098435B
公开(公告)日：2024-06-18
申请号：CN202110367341.2
申请日：2021-04-06
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H03H9/72 , G01R31/3181
Abstract: 本发明提供一种超导高频降频模块和方法，接收高频时钟信号，将所述高频时钟信号转换成降频时钟子信号和二倍时钟信号，基于二倍时钟信号进行复位，对测试信号进行周期性选择抽样，从而将所述测试信号转换为降频测试信号；本发明还提供一种超导高频测试系统和方法基于线性反馈移位寄存器进行实现；本发明的电路结构相对比较简单；可以实现持续性的高频测试，更符合待测电路的实际工作情况；数据降频系统通过对输出的GHz级别的高频信号进行降频处理，将频率降低到KHz级别，可以直接输出，简化了整个测试系统。
-
公开(公告)号：CN113065301B
公开(公告)日：2024-06-14
申请号：CN202110426087.9
申请日：2021-04-20
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: G06F30/33
Abstract: 本发明提供一种提高超导集成电路工作范围的方法，包括：基于工作原理确定第一信号与第二信号的时序关系，其中，所述第二信号滞后于所述第一信号，并获取所述第一信号及所述第二信号的延时偏离范围；调整所述第一信号及所述第二信号的延时时间，确保所述第二信号的最小延时偏离时间大于所述第一信号的标准延时时间。本发明针对不确定度较大的超导工艺，能在较大程度上有效地提高集成电路的工作范围。
-
Patent Agency Ranking
公开(公告)号：CN117881269A
公开(公告)日：2024-04-12
申请号：CN202211209042.7
申请日：2022-09-30
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H10N60/01
Abstract: 本发明提供一种分步刻蚀的约瑟夫森结制备方法，至少包括：1)提供衬底，于衬底表面依次沉积第一超导材料层、势垒层、第二超导材料层；2)利用光刻和显影工艺，在第二超导材料层表面形成第一光刻胶图形，将第一光刻胶图形作为掩模，刻蚀部分第二超导材料层，以形成上电极和覆盖势垒层的超导薄层，去除第一光刻胶图形；3)利用光刻和显影工艺，在上电极和超导薄层表面形成第二光刻胶图形，将第二光刻胶图形作为掩模，依次刻蚀超导薄层和势垒层，去除第二光刻胶图形；4)刻蚀第一超导材料层，以形成下电极。本发明在刻蚀势垒层之前，在其表面保留了很薄的一层超导材料层，可以隔绝光刻显影时势垒层与显影液的反应，避免生成黑色反应物。
-
公开(公告)号：CN111244259B
公开(公告)日：2023-07-25
申请号：CN202010066840.3
申请日：2020-01-20
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本申请提供一种约瑟夫森结及超导量子干涉器件的制备方法，该约瑟夫森结的制备方法包括以下步骤：获取衬底；在衬底上依次制备第一超导薄膜层、绝缘层和第二超导薄膜层；采用曝光显影结合刻蚀技术对第二超导薄膜层的第一区域进行刻蚀处理，形成第一约瑟夫森结区；采用曝光显影结合刻蚀技术对第二超导薄膜层的第二区域进行刻蚀处理，于第一区域和第二区域的重叠部分形成第二约瑟夫森结区；第二约瑟夫森结区的尺寸能够通过调整衬底的位置或调整校准片的位置调整为A*A微米,其中A的范围为0.1‑1微米。本申请实施例提供的约瑟夫森结的制备方法对第二超导薄膜层采用两次曝光显影结合刻蚀技术定义约瑟夫森结区，能够实现亚微米约瑟夫森结的制备。
-
公开(公告)号：CN115915908A
公开(公告)日：2023-04-04
申请号：CN202211405962.6
申请日：2022-11-10
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明提供一种超导集成电路器件的制备方法，在形成第三绝缘材料层时，先在第三超导材料层表面沉积一定厚度的绝缘材料形成第三绝缘材料层，由于第三绝缘材料层的厚度较大，因此其易在凸角处形成鼓包；接着，采用离子束刻蚀的方法去除具有第一厚度的第三绝缘材料层，从而消除鼓包；最后，在上述结构表面重新沉积具有第一厚度的绝缘材料，最终获得具有平整表面的第三绝缘材料层。本发明提供的超导集成电路器件的制备方法解决了在形成厚度较大的绝缘材料层时易产生的鼓包的问题，从而有效改善了超导集成器件电感层的刻蚀残留问题，避免了层内金属连接时容易产生的短路问题；且本发明提供的超导集成电路器件的制备方法操作简单，大大提高了生产效率。
-
公开(公告)号：CN113065301A
公开(公告)日：2021-07-02
申请号：CN202110426087.9
申请日：2021-04-20
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: G06F30/33
Abstract: 本发明提供一种提高超导集成电路工作范围的方法，包括：基于工作原理确定第一信号与第二信号的时序关系，其中，所述第二信号滞后于所述第一信号，并获取所述第一信号及所述第二信号的延时偏离范围；调整所述第一信号及所述第二信号的延时时间，确保所述第二信号的最小延时偏离时间大于所述第一信号的标准延时时间。本发明针对不确定度较大的超导工艺，能在较大程度上有效地提高集成电路的工作范围。
-
公开(公告)号：CN112949229A
公开(公告)日：2021-06-11
申请号：CN202110340321.6
申请日：2021-03-30
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: G06F30/32
Abstract: 本发明提供一种超导高速存储器，包括：输入缓冲阵列，用于并行暂存输入数据；存储阵列，连接于输入缓冲阵列的输出端，包括多个存储块，用于并行存储输入缓冲阵列输出的数据；输出缓冲阵列，连接于存储阵列的输出端，用于并行暂存存储阵列输出的数据；地址译码控制电路，连接输入缓冲阵列、存储阵列及输出缓冲阵列，分别为输入缓冲阵列及第二缓冲阵列提供有效信号，为存储阵列提供置位信号及复位信号。本发明的超导高速存储器架构简单，可以对并行数据进行存储，拓展了目前应用超导电路实现的高速存储器只能存储串行数据的现状，且无需加入额外的并串转换电路，简化了设计、缩短了存取时间、也降低了片上硬件资源的消耗。
-
-
-
-
-
-
-
-
-
Search Results
76
records
(took 0.036 seconds)
