-
公开(公告)号：CN104362174B
公开(公告)日：2017-05-17
申请号：CN201410675314.1
申请日：2014-11-21
申请人： 中国科学院上海微系统与信息技术研究所
摘要： 本发明提出了一种SOI动态阈值晶体管，包括半导体衬底、第一多叉指栅极结构、第二多叉指栅极结构、体接触区、源区、漏区及第一接触孔；栅极通过第一接触孔与体接触区相连接。通过采用体接触区公用的方法，可以提高体接触区利用率，降低寄生电容，同时，采用多边连接的方式，可以实现较低的栅电阻。当器件处于截止状态时，器件阈值较高，泄露电流低，当器件处于开启状态时，由于体效应的影响，器件阈值电压降低，电流增大。因此器件可以具有陡峭的亚阈值斜率和较大的饱和电流，同时，器件工作电压低，十分适用于低功耗应用。采用本发明的设计方法，可以改善寄生电阻电容，在射频应用领域具有一定的应用价值。
-
公开(公告)号：CN105742366A
公开(公告)日：2016-07-06
申请号：CN201610237320.8
申请日：2016-04-15
申请人： 中国科学院上海微系统与信息技术研究所
IPC分类号： H01L29/78 , H01L21/336
摘要： 本发明提供一种N型动态阈值晶体管、制备方法及提高工作电压的方法，包括衬底结构，NMOS器件及PN结器件；PN结器件的P区与NMOS器件的体区连接，PN结器件的N区与NMOS器件的栅连接。在P型本征区中进行N型重掺杂分别形成NMOS器件的源、漏区和体区，同时形成PN结器件；在沟道区上方依次形成栅氧化层、多晶硅层，对多晶硅层进行N型重掺杂形成栅；通过通孔和金属将NMOS器件的栅和PN结器件的N区相连。本发明通过在栅体连接通路上形成一个反偏PN结，来提升体区电压、降低阈值电压、提高驱动电流，实现工作电压的提高，扩展了N型动态阈值晶体管在低功耗电路设计领域的应用价值。
-
公开(公告)号：CN102779837B
公开(公告)日：2015-04-08
申请号：CN201210289657.5
申请日：2012-08-15
申请人： 中国科学院上海微系统与信息技术研究所
IPC分类号： H01L29/08 , H01L27/11 , H01L21/8244 , G11C11/413
CPC分类号： H01L27/1104 , G11C11/412 , H01L29/66659 , H01L29/7835
摘要： 本发明提供一种六晶体管静态随机存储器单元及其制作方法，属于存储器设计及制造技术领域，所述存储器单元包括两个反相器及传输门，所述反相器由一结构对称的NMOS晶体管及结构对称的PMOS晶体管互连组成，所述传输门由两个源漏结构非对称的NMOS晶体管组成，所述源漏结构非对称NMOS晶体管的源极结构具有袋区及浅掺杂延伸区，而漏极结构不具有袋区及浅掺杂延伸区。本发明采用了具有非对称结构的传输门N型晶体管，通过去掉漏极的浅掺杂延伸区（LDD）和袋区（Pocket）引入的非对称，不改变器件加工工艺，不额外增加版图，不破坏器件使用寿命，且由此引起的电学非对称性明显优于现有的结构。本发明工艺简单，有利于降低成本，适用于工业生产。
-
公开(公告)号：CN102569069B
公开(公告)日：2014-08-27
申请号：CN201210062609.2
申请日：2012-03-09
申请人： 中国科学院上海微系统与信息技术研究所
IPC分类号： H01L21/331 , H01L29/737 , H01L29/06
CPC分类号： H01L29/7378 , H01L29/0821
摘要： 本发明提供一种SiGe-HBT晶体管及其制备方法，属于微电子与固体电子领域。该SiGe异质结双晶体管的制备方法通过采用离子注入技术，在集电区与空间电荷区重叠区域中形成掺杂浓度相等的P+层与N+层组成的叠层，所述P+层或N+层的掺杂浓度值呈高斯分布，且其浓度值小于基区的掺杂浓度值，大于集电区的掺杂浓度值。本发明的方案不仅可以改变局部势垒区电场值大小，还可以改变势垒区电场的分布情况，在保证不牺牲渡越时间、截止频率以及最大振荡频率的情况下，提高基极-集电极击穿电压，或者在保证击穿电压不恶化的情况下，增加集电区掺杂浓度，提高空间电荷区渡越时间和截止频率。
-
公开(公告)号：CN102360564B
公开(公告)日：2013-04-10
申请号：CN201110285756.1
申请日：2011-09-23
申请人： 中国科学院上海微系统与信息技术研究所
IPC分类号： G11C11/40
摘要： 本发明提供一种双晶体管储存器，包括I-MOS管与MOSFET管，所述I-MOS管的栅极连接有字线，所述I-MOS管的漏极连接有第一位线，所述MOSFET管的栅极连接所述I-MOS管的源极，所述MOSFET管的漏极连接有第二位线，所述MOSFET管的源极接地。本发明中由I-MOS管与MOSFET管组成的双晶体管储存器不但具有非常快的开关速度，而且能有效避免“0”状态时GIDL电流的影响，从而提高“0”态保持时间。
-
公开(公告)号：CN102916041A
公开(公告)日：2013-02-06
申请号：CN201210458192.1
申请日：2012-11-15
申请人： 中国科学院上海微系统与信息技术研究所
IPC分类号： H01L29/737 , H01L21/331
摘要： 本发明提供一种基于SOI的锗硅异质结双极晶体管及其制作方法。该基于SOI的锗硅异质结双极晶体管，其包括背衬底、位于背衬底上的埋氧化层以及形成于该埋氧化层上的有源区和隔离区；所述有源区一端形成有集电极，其余部分形成集电区，所述集电区与所述隔离区上形成有基区，所述基区上形成有发射极和基极，所述发射极和基极分别被侧墙氧化层包围；所述集电区包括掺杂硅膜以及位于所述掺杂硅膜下部的重掺杂第一多晶硅层。本发明的基于SOI的锗硅异质结双极晶体管及其制作方法利用高剂量的Si离子注入，在SOI的顶层硅膜与埋氧层交界的地方形成多晶硅，多晶硅层降低了集电极电阻，从而有效提高了基于SOI的SiGeHBT器件的截止频率。
-
公开(公告)号：CN102569069A
公开(公告)日：2012-07-11
申请号：CN201210062609.2
申请日：2012-03-09
申请人： 中国科学院上海微系统与信息技术研究所
IPC分类号： H01L21/331 , H01L29/737 , H01L29/06
CPC分类号： H01L29/7378 , H01L29/0821
摘要： 本发明提供一种SiGe-HBT晶体管及其制备方法，属于微电子与固体电子领域。该SiGe异质结双晶体管的制备方法通过采用离子注入技术，在集电区与空间电荷区重叠区域中形成掺杂浓度相等的P+层与N+层组成的叠层，所述P+层或N+层的掺杂浓度值呈高斯分布，且其浓度值小于基区的掺杂浓度值，大于集电区的掺杂浓度值。本发明的方案不仅可以改变局部势垒区电场值大小，还可以改变势垒区电场的分布情况，在保证不牺牲渡越时间、截止频率以及最大振荡频率的情况下，提高基极-集电极击穿电压，或者在保证击穿电压不恶化的情况下，增加集电区掺杂浓度，提高空间电荷区渡越时间和截止频率。
-
公开(公告)号：CN102176215B
公开(公告)日：2012-06-27
申请号：CN201110072771.8
申请日：2011-03-24
申请人： 中国科学院上海微系统与信息技术研究所
CPC分类号： G06F17/5036
摘要： 本发明公开了一种SOI场效应晶体管SPICE模型系列的建模方法，通过设计制作辅助器件，测量电学特性数据，获取中间数据，在中间数据的基础上提取模型参数，建立浮体结构SOI场效应晶体管的SPICE模型，并利用中间数据及辅助器件数据提取模型参数，编写宏模型，建立体引出结构SOI场效应晶体管的SPICE模型。本发明提出的建模方法考虑了体引出结构中引出部分的寄生晶体管的影响，利用该方法建立的模型系列能更加准确的反应体引出结构及浮体结构的SOI场效应晶体管的实际工作情况及电学特性，提高了模型的拟和效果。
-
公开(公告)号：CN102360564A
公开(公告)日：2012-02-22
申请号：CN201110285756.1
申请日：2011-09-23
申请人： 中国科学院上海微系统与信息技术研究所
IPC分类号： G11C11/40
摘要： 本发明提供一种双晶体管储存器，包括I-MOS管与MOSFET管，所述I-MOS管的栅极连接有字线，所述I-MOS管的漏极连接有第一位线，所述MOSFET管的栅极连接所述I-MOS管的源极，所述MOSFET管的漏极连接有第二位线，所述MOSFET管的源极接地。本发明中由I-MOS管与MOSFET管组成的双晶体管储存器不但具有非常快的开关速度，而且能有效避免“0”状态时GIDL电流的影响，从而提高“0”态保持时间。
-
公开(公告)号：CN108388721B
公开(公告)日：2021-09-14
申请号：CN201810130075.X
申请日：2018-02-08
申请人： 中国科学院上海微系统与信息技术研究所
IPC分类号： G06F30/36
摘要： 本发明提供一种SOI NMOS总剂量辐射多偏置点电流模型建模方法，包括：通过测试获取SOI NMOS侧壁晶体管在不同漏端偏置下的转移特性数据及在不同剂量辐照及不同漏端偏置下的转移特性数据；筛选数据、提取参数；在侧壁晶体管电流模型中引入漏致势垒降低效应的阈值电压模型、辐射效应的阈值电压偏移模型、侧壁晶体管总剂量辐射效应的等效栅压模型，修正总计量辐射效应的等效零偏阈值电压；形成SOI NMOS总剂量辐射电流模型。本发明适用于不同的漏端偏置电压下的总剂量辐射仿真；可以更准确地拟合出SOI NMOS受总剂量辐射效应影响时在不同漏端偏置下的转移特性曲线，更适用于集成电路的总剂量辐射效应仿真。
-
-
-
-
-
-
-
-
-
搜索结果
67 条记录 (耗时 0.052 秒)
