-
公开(公告)号：CN111540710B
公开(公告)日：2023-08-04
申请号：CN202010393159.X
申请日：2020-05-11
申请人： 中国科学院上海微系统与信息技术研究所
IPC分类号： H01L21/78 , H01L21/67 , H01L23/373 , H01L21/335
摘要： 本发明涉及一种高导热氮化镓高功率HEMT器件的制备方法，其包括如下步骤：S1，提供生长有氮化镓的硅基异质集成碳化硅单晶薄膜结构，该生长有氮化镓的硅基异质集成碳化硅单晶薄膜结构包括氮化镓单晶薄膜、碳化硅单晶薄膜和第一硅支撑衬底；S2，通过柔性衬底或硬质衬底将氮化镓从第一硅支撑衬底转移到金属衬底上以得到高导热氮化镓高功率HEMT器件，该高导热氮化镓高功率HEMT器件包括氮化镓器件、碳化硅单晶薄膜和金属衬底。根据本发明的高导热氮化镓高功率HEMT器件的制备方法，通过转移将氮化镓转移到高绝缘高导热的金属衬底上，从而使得碳化硅单晶薄膜上生长的氮化镓器件在长时间工作状态下保持其器件性能。
-
公开(公告)号：CN105866885B
公开(公告)日：2023-02-28
申请号：CN201510031371.0
申请日：2015-01-21
申请人： 南通新微研究院 , 中国科学院上海微系统与信息技术研究所
IPC分类号： G02B6/126
摘要： 本发明提供一种偏振分束旋转器，至少包括：形成在SOI材料的顶层硅中的波导，所述波导至少包括顺次连接的单模输入波导、双刻蚀波导和定向耦合波导；所述双刻蚀波导，包括一端与所述单模输入波导的尾端相连接的第一刻蚀区和位于所述第一刻蚀区两侧的第二刻蚀区，所述第一刻蚀区的高度大于所述第二刻蚀区的高度；所述定向耦合波导，包括相互分离的直通波导和弯曲波导，所述直通波导连接所述第一刻蚀区的尾端，所述弯曲波导位于所述直通波导一侧。本发明提供的偏振分束旋转器分别利用这两个结构的宽带和尺寸小的特点，可以解决传统偏振分束旋转器件不能同时满足宽带特性和尺寸小的缺点。
-
公开(公告)号：CN110065939B
公开(公告)日：2022-09-23
申请号：CN201810062548.7
申请日：2018-01-23
申请人： 中国科学院上海微系统与信息技术研究所
IPC分类号： C01B32/186 , C01B32/194
摘要： 本发明提供一种具有石墨烯气泡的石墨烯结构及其制备方法，制备方法包括：提供一衬底；于衬底上表面形成氢钝化层和位于氢钝化层上表面的石墨烯层；将一探针置于石墨烯层上，并给探针施加一预设电压，以激发探针对应位置的部分氢钝化层转换成氢气，氢气使得其对应位置的石墨烯层凸起以形成包覆氢气的石墨烯气泡。通过上述方案，本发明提供一种具有石墨烯气泡的石墨烯结构以及该石墨烯结构的制备方法，本发明的技术方案可以精确地控制石墨烯气泡的形成位置，并实现了石墨烯气泡的大小以及形状等的高度可控，本发明的制备方法操作简单，具有很强的可操作性和实用价值。
-
公开(公告)号：CN107516676B
公开(公告)日：2022-05-17
申请号：CN201610435759.1
申请日：2016-06-17
申请人： 中国科学院上海微系统与信息技术研究所
IPC分类号： H01L29/78 , H01L29/423 , H01L21/336 , H01L21/28
摘要： 本发明提供一种基于SOI的MOS器件结构及其制作方法，所述结构包括背衬底、绝缘埋层、有源区以及浅沟槽隔离结构；其中：所述有源区中形成有MOS器件，所述MOS器件包括栅区、位于所述栅区下的体区、位于所述体区横向第一侧的第一导电类型源区及位于所述体区横向第二侧的的第一导电类型漏区；其中：所述栅区两端均向其横向第二侧方向延伸，形成“L”型弯折角；所述有源区还包括第二导电类型体接触区；所述体接触区与所述体区接触，并包围所述源区的纵向两端及底部；所述体接触区的掺杂浓度大于所述体区的掺杂浓度。本发明可全面抑制由于SOI器件总剂量效应导致的Box漏电、上下边角漏电及侧壁漏电，并且可以保证源区的有效宽度，不会损失器件的驱动能力。
-
公开(公告)号：CN107195534B
公开(公告)日：2021-04-13
申请号：CN201710371220.9
申请日：2017-05-24
申请人： 中国科学院上海微系统与信息技术研究所
IPC分类号： H01L21/02 , H01L21/683 , H01L29/04 , H01L29/06
摘要： 本发明提供一种Ge复合衬底、衬底外延结构及其制备方法，所述Ge复合衬底的制备方法包括：提供Ge衬底，且所述Ge衬底具有注入面，其中，所述Ge衬底为具有斜切角度的Ge衬底；于所述注入面进行离子注入，以在所述Ge衬底的预设深度处形成缺陷层；提供支撑衬底，将所述Ge衬底与所述支撑衬底键合；沿所述缺陷层剥离部分所述Ge衬底，使所述Ge衬底的一部分转移至所述支撑衬底上，以在所述支撑衬底上形成Ge薄膜，获得Ge复合衬底。通过上述方案，解决了在Si基衬底上直接生长III‑V族外延层困难、在Ge衬底上外延生长III‑V族外延层反相畴难抑制以及Ge与Si基材料等集成难的问题。
-
公开(公告)号：CN106952954B
公开(公告)日：2020-11-13
申请号：CN201610008650.X
申请日：2016-01-07
申请人： 中国科学院上海微系统与信息技术研究所
IPC分类号： H01L29/78 , H01L21/336 , H01L29/06 , H01L29/417 , H01L29/08
摘要： 本发明提供一种SOI MOS器件及其制作方法，所述SOI MOS器件的源区采用加固源区，其结构由中间部分的重掺杂第一导电类型区、从纵向两端及横向外端包围所述重掺杂第一导电类型区的重掺杂第二导电类型区以及浅第一导电类型区组成，这种加固源区在不增加器件的面积的情况下可有效抑制SOI器件的总剂量效应导致的Box漏电、上下边角漏电及侧壁漏电。并且本发明在有效抑制总剂量效应的同时，还可以抑制浮体效应。本发明消除了传统抗总剂量加固结构增加芯片面积以及无法全面抑制总剂量效应的缺点，且本发明还具有制造工艺简单、与常规CMOS工艺相兼容等优点。
-
公开(公告)号：CN109678106B
公开(公告)日：2020-10-30
申请号：CN201811347796.2
申请日：2018-11-13
申请人： 中国科学院上海微系统与信息技术研究所
IPC分类号： B81C3/00
摘要： 本发明涉及一种硅基异质集成4H‑SiC外延薄膜结构的制备方法，包括提供碳化硅单晶晶片，通过氢离子注入在碳化硅单晶晶片中形成注入缺陷层并提供碳化硅单晶薄膜；在碳化硅单晶晶片或碳化硅单晶薄膜上外延生长4H‑SiC单晶薄膜；将所述4H‑SiC单晶薄膜与一硅支撑衬底键合，得到包括碳化硅单晶晶片、4H‑SiC单晶薄膜和硅支撑衬底的复合结构；剥离，得到包括碳化硅单晶薄膜、4H‑SiC单晶薄膜和硅支撑衬底的复合结构；表面处理以除去碳化硅单晶薄膜，得到包括4H‑SiC单晶薄膜和硅支撑衬底的硅基异质集成4H‑SiC外延薄膜结构。本发明的制备方法得到的集成薄膜结构不存在结晶质量差的问题。
-
公开(公告)号：CN109671618B
公开(公告)日：2020-10-02
申请号：CN201811347767.6
申请日：2018-11-13
申请人： 中国科学院上海微系统与信息技术研究所
IPC分类号： H01L21/04 , H01L21/265 , H01L21/425
摘要： 本发明涉及一种高平坦度异质集成薄膜结构的制备方法，包括提供具有注入面的单晶晶片；从注入面向单晶晶片进行离子注入形成注入缺陷层，该注入缺陷层的上方形成单晶薄膜；将注入面与支撑衬底直接键合，得到包括单晶晶片和支撑衬底的第一复合结构；对第一复合结构进行退火处理，使得第一复合结构沿着注入缺陷层剥离，得到包括损伤层、单晶薄膜和支撑衬底的第二复合结构；通过离子束对第二复合结构进行表面处理以除去损伤层并进行抛光，得到包括单晶薄膜和支撑衬底的高平坦度异质集成薄膜结构。本发明的制备方法得到的集成薄膜结构不存在晶格失配的问题，单晶薄膜致密而具有高的质量，同时解决了异质集成薄膜结构的表面粗糙度难以处理的问题。
-
-
公开(公告)号：CN111435666A
公开(公告)日：2020-07-21
申请号：CN201910027528.0
申请日：2019-01-11
申请人： 中国科学院上海微系统与信息技术研究所
摘要： 本发明提供一种图形化结构的SOI衬底及其制备方法，包括：在第二半导体衬底上形成周期结构并进行离子注入形成剥离界面；在第一半导体衬底上的绝缘层中形成凹槽，凹槽未贯穿绝缘层；键合周期结构及绝缘层，以形成空腔；进行退火工艺加强键合强度，并使周期结构从剥离界面处剥离；其中，键合气氛包括氢气、氢气及氮气的混合气体、氧气及氮气的混合气体、氧气或真空，退火工艺过程中，所述空腔内的混合气体被所述顶半导体层吸收或从所述顶半导体层中扩散出去，以降低所述空腔内的气压。本发明可以使空腔结构在高温环境下，具有与外界大气压相近的内部压强，空腔结构不容易被内外气压差破坏，从而得到具有薄层顶半导体层的图形化结构的SOI衬底。
-
-
-
-
-
-
-
-
-
搜索结果
476 条记录 (耗时 0.08 秒)
