-
公开(公告)号：CN119070752A
公开(公告)日：2024-12-03
申请号：CN202411115333.9
申请日：2024-08-14
Applicant: 北京工业大学
Abstract: 本发明公开了一种基于电流缩放技术的时间放大器，由九个MOS管、两个反相器、两个电容和两个比较器组成。将时间放大器的工作逻辑分成三个阶段，首先第一阶段是复位阶段，将负载电容上极板电压复位到电源电压；第二阶段是放大阶段，在出现一个上升沿后进入放大阶段，以大电流对负载电容进行放电；第三阶段是缓慢放电阶段，当两个上升沿都出现后进入缓慢放电阶段，输入两个上升沿信号的输入端对应的负载电容以相同的小电流进行放电，当两个负载电容的上极板电压下降到比较器的阈值电压后，比较器输出两个具有一定时间差的上升沿。以此完成对时间差信号的放大。本发明有利于进一步提高时间放大器的增益，提升整体模拟数字转换电路的性能。
-
公开(公告)号：CN117749187A
公开(公告)日：2024-03-22
申请号：CN202410186411.8
申请日：2024-02-20
Applicant: 北京智芯微电子科技有限公司 , 北京工业大学
Abstract: 本发明公开了一种模数转换器、处理器及电子设备，其中，模数转换器包括：电容阵列，对输入的模拟信号进行采样，且在进行电容切换的情况下上极板电压发生改变；一阶积分单元，包括第一积分模块和第二积分模块，第一积分模块和第二积分模块交替对电容阵列的残差电压进行采集和积分，生成一阶积分电压；二阶积分单元，包括第三积分模块和第四积分模块，第三积分模块和第四积分模块交替对一阶积分电压进行积分，生成二阶积分电压；比较单元，分别与电容阵列、一阶积分单元和二阶积分单元相连，并根据上极板电压、一阶积分电压和二阶积分电压进行比较，输出数字信号；逻辑单元，与比较单元相连，并对数字信号进行处理，获得切换控制信号和时钟信号。
-
公开(公告)号：CN115328254B
公开(公告)日：2023-12-29
申请号：CN202211106323.X
申请日：2022-09-11
Applicant: 北京工业大学
IPC: G05F1/56
Abstract: 本发明公开了一种基于多种频率补偿方式的高瞬态响应LDO电路，分为两部分，第一部分将对第二部分采集到的电压信号与基准电压作比较并获得残差电压，将残差电压进行采样和放大处理，将残差电压放大处理后的差值信号传递至缓冲级电路；第二部分利用经过缓冲级电路的电压信号调整功率管的导通程度，并获得新的电压信号，然后将新的电压信号采样后传递回第一部分。采用零极点追踪和密勒补偿相结合的方式来实现频率补偿，在保持极高相位裕度的同时增大了系统的单位增益带宽。通过一前馈通路模块在电压突变时将信号绕过缓冲级直接传递至功率管,实现更快的瞬态响应，在结构简单的同时具有良好的PVT特性。
-
公开(公告)号：CN117200795A
公开(公告)日：2023-12-08
申请号：CN202311090558.9
申请日：2023-08-28
Applicant: 北京工业大学
Abstract: 本发明公开了一种低功耗逐次逼近模数转换器电路，分为CDAC电容阵列、动态比较器与SAR逻辑控制电路三部分。其中CDAC电容阵列又由CDAC‑A与CDAC‑B构成。前两次逐次逼近的操作在CDAC‑A进行操作，实现超低功耗切换，CDAC‑A保持不动，CDAC‑B进行之后的逐次逼近切换操作。动态比较器采用四输入比较器结构，对VP1、VP2、VN1、VN2电压进行比较并输出比较结果Ocmp。模数转换器的输出结果最终由SAR逻辑控制电路进行输出,实现超低功耗模数转换器电路。本设计可以减少99.4％的CDAC切换功耗。
-
公开(公告)号：CN116979967A
公开(公告)日：2023-10-31
申请号：CN202310903661.4
申请日：2023-07-23
Applicant: 北京工业大学
Abstract: 本发明公开了一种基于倍增型内插电路的时间信号处理电路，包括时间信号处理电路、校准电路、数字逻辑电路三部分，实现时间输入信号‑数字输出信号的转换过程。由时间信号处理电路对输入的时间信号进行量化，得到一系列数字码输出；通过校准电路对时间信号处理电路进行反馈补偿；最后，由数字逻辑电路完成最终的数字输出。本发明基于倍增型内插电路的时间信号处理电路实现时间输入信号的量化，并输出为数字信号。时间信号处理电路采用流水线的运行体系，显著提高转换速度，缓解转换速度与分辨率的限制关系；得益于校准电路的辅助，提高时间域电路的转换精度；由数字逻辑电路将不同周期的数字码整合为同步数字输出，实现高性能时间信号处理电路。
-
Patent Agency Ranking
公开(公告)号：CN112349329B
公开(公告)日：2023-06-30
申请号：CN202011347608.3
申请日：2020-11-26
Applicant: 北京工业大学
IPC: G11C16/04
Abstract: 本发明公开了一种与标准CMOS工艺兼容的EEPROM存储单元结构，该结构包括：存储单元阵列及读出电路。所述的存储单元阵列包括三个MOS管，所述的三个MOS管包括PMOS管M1、PMOS管M2和NMOS管M3。所述的PMOS管M1充当控制栅‑浮栅电容，所述的PMOS管M2充当浮栅‑沟道区电容。所述的NMOS管M3的栅极与所述的PMOS管M1和所述的PMOS管M2的栅极相连。所述的读出电路是利用浮栅上存储的电荷控制一个预充电电容的泄电通路是否导通。本发明采用标准CMOS工艺，无需额外的掩膜或工艺，极大的降低制造成本，且EEPROM存储机制拥有良好的耦合系数，从而拥有更高的处理速度。同时根据不同的操作模式选择不同的晶体管，从而提升EEPROM存储器的性能，增强EEPROM的可靠性。
-
公开(公告)号：CN115328255A
公开(公告)日：2022-11-11
申请号：CN202211106326.3
申请日：2022-09-11
Applicant: 北京工业大学
IPC: G05F1/56
Abstract: 本发明公开了一种基于电压比较器的低功耗轻重负载转换LDO电路，由偏置电路、误差放大器、缓冲器、比较器、反相器以及传输门开关等模块组成；静态电流在几百纳安范围内，并且在此基础上增加了负载检测功能，实现轻载与重载之间的转换，以达到快速响应的特性，电路结构采用零输入轨到轨缓冲器，以及输出电压偏移和基于差分翻转电压跟随器用于驱动栅极。自适应偏置的误差放大器模块，实现了电流限制和在高负载和中等负载时对输出电流的线性控制。偏置电路的反馈信号是误差放大器的输出，而不是通过栅极的电压电路，从而将轻负载下的纳安级偏置与跟随器同时作用，以实现快速输出电流瞬变的作用。
-
公开(公告)号：CN115328254A
公开(公告)日：2022-11-11
申请号：CN202211106323.X
申请日：2022-09-11
Applicant: 北京工业大学
IPC: G05F1/56
Abstract: 本发明公开了一种基于多种频率补偿方式的高瞬态响应LDO电路，分为两部分，第一部分将对第二部分采集到的电压信号与基准电压作比较并获得残差电压，将残差电压进行采样和放大处理，将残差电压放大处理后的差值信号传递至缓冲级电路；第二部分利用经过缓冲级电路的电压信号调整功率管的导通程度，并获得新的电压信号，然后将新的电压信号采样后传递回第一部分。采用零极点追踪和密勒补偿相结合的方式来实现频率补偿，在保持极高相位裕度的同时增大了系统的单位增益带宽。通过一前馈通路模块在电压突变时将信号绕过缓冲级直接传递至功率管,实现更快的瞬态响应，在结构简单的同时具有良好的PVT特性。
-
公开(公告)号：CN113300711B
公开(公告)日：2022-09-23
申请号：CN202110556940.9
申请日：2021-05-21
Applicant: 北京工业大学
IPC: H03M1/50
Abstract: 本发明公开了一种基于比较器的电压时间转换电路，包括采样电路、电压时间转换电路、时间数字转换电路三部分。在整体结构中，采样电路连接输入的差分信号，并传递到电压时间转换电路输入端，将电压余量转换为时间余量，并输出到时间数字转换电路完成整体电路转换工作。本发明将整体电路分为两部分，首先是第一部分对输入电压信号的采样，并将采样加过存储到电容中；其次是利用斜坡发生器与输入信号进行比较并将结果输出为方波信号。通过电压时间转换电路输出的开启和停止信号可通过异或门直接作为单独信号控制时间数字转换电路的工作状态。以此完成从电压输入信号到时间输出信号的转换。
-
公开(公告)号：CN114095031A
公开(公告)日：2022-02-25
申请号：CN202111309657.2
申请日：2021-11-06
Applicant: 北京工业大学
IPC: H03M3/00
Abstract: 本发明提出了一种用于离散型Sigma‑Delta调制器的防过载无源加法器，包括非交叠时钟发生源，开关电容电路，电压比较器以及或门，利用电荷重分配技术得到无源加法器的输出电压，与基准电压通过电压比较器和或门判断极性，并使用或门输出的极性信号控制调制器中积分器的采样电容值，调整积分器的系数，确保调制器在输入信号幅度较大的情况下仍工作在稳定状态，该发明通过简单的电路改进并保留了无源加法器低功耗的优点，有效避免了因调制器过载引起的输出信号信噪比急剧下降的问题。
-
-
-
-
-
-
-
-
-
Search Results
54
records
(took 0.028 seconds)
