公开(公告)号：CN117852462A

公开(公告)日：2024-04-09

申请号：CN202311550020.1

申请日：2023-11-20

申请人： 北京智芯微电子科技有限公司 ,  北京芯可鉴科技有限公司

发明人： 朱亚星 ,  赵东艳 ,  陈燕宁 ,  刘芳 ,  吴波 ,  王凯 ,  王柏清 ,  宋斌斌 ,  连亚军

IPC分类号： G06F30/367 ,  G06F119/02 ,  G06F119/04 ,  G06F111/08 ,  G06F111/10 ,  G06F119/14 ,  G06F119/08

摘要： 本申请公开可靠性仿真方法、可靠性仿真装置、仿真设备及非易失性计算机可读存储介质。方法包括获取电磁干扰信号的周期性干扰信号；对获取的电磁干扰信号周期性干扰信号进行高斯混合模拟，以获取高斯混合干扰信号时域函数；根据高斯混合干扰信号时域函数和预设加速因子模型，将周期性干扰信号转换为矩形脉冲信号，预设加速因子模型为正常工况下的预期失效时间和具有预设加速应力条件下的真实失效时间的比值，预设加速因子模型满足退化一致性条件；及将矩形脉冲信号作为输入边界条件，输入到预设的仿真软件仿真预设次数，以输出待仿真晶体管的退化率，退化率配置为表征待仿真晶体管的可靠性。如此，仿真结果可准确地反应待仿真晶体管的可靠性。

公开(公告)号：CN117313625B

公开(公告)日：2024-02-09

申请号：CN202311605343.6

申请日：2023-11-29

申请人： 北京智芯微电子科技有限公司 ,  北京芯可鉴科技有限公司 ,  北京航空航天大学

发明人： 朱亚星 ,  赵东艳 ,  戴飞 ,  陈燕宁 ,  刘芳 ,  吴波 ,  王柏清 ,  王凯 ,  宋斌斌 ,  连亚军

IPC分类号： G06F30/367 ,  G01R31/26 ,  G01N33/2022 ,  G06F119/04

摘要： 本发明提供一种MOS器件寿命预测方法、装置和电子设备，属于半导体器件技术领域。方法包括：基于对正常环境的MOS器件进行加速退化试验的试验结果获取关键电参数退化曲线；基于关键电参数退化曲线确定MOS器件的试验寿命；对正常环境的MOS器件进行可靠性仿真，基于仿真结果获取第一栅氧界面缺陷浓度退化曲线；基于第一栅氧界面缺陷浓度退化曲线与试验寿命，确定目标栅氧界面缺陷浓度；对电磁干扰环境的MOS器件进行可靠性仿真，基于仿真结果获取第二栅氧界面缺陷浓度退化曲线；基于第二栅氧界面缺陷浓度退化曲线与目标栅氧界面缺陷浓度，确定电磁干扰环境下MOS器件的预测寿命。本发明解决电磁干扰下MOS器件寿命难评估的缺陷。

公开(公告)号：CN115642182A

公开(公告)日：2023-01-24

申请号：CN202211461416.4

申请日：2022-11-16

申请人： 北京智芯微电子科技有限公司 ,  北京芯可鉴科技有限公司

发明人： 陈燕宁 ,  余山 ,  付振 ,  刘芳 ,  王凯 ,  吴波 ,  邓永峰 ,  郁文 ,  邵亚利 ,  沈美根 ,  张东

IPC分类号： H01L29/78 ,  H01L29/06 ,  H01L29/08 ,  H01L29/40 ,  H01L21/336

摘要： 本发明提供一种横向双扩散场效应晶体管、制作方法、芯片及电路，涉及半导体技术领域。晶体管包括：硅衬底；阱区；第一氧化隔离层和第二氧化隔离层，形成于阱区的两侧；第一漏极重掺杂区和第二漏极重掺杂区均为具有至少一个坡面的凸台状梯形体结构，第一漏极重掺杂区形成于部分第一氧化隔离层上，第二漏极重掺杂区形成于部分第二氧化隔离层上；第一漏极重掺杂区与第一漏极金属电极构成第一漏极，第二漏极重掺杂区与第二漏极金属电极构成第二漏极；体区、漂移区、第一场板、栅极、源极，形成于阱区。通过本发明提供的晶体管，能够改善自热效应，避免载流子迁移率下降，降低热载流子效应，提高击穿电压，提高器件的性能和可靠性。

公开(公告)号：CN115373950A

公开(公告)日：2022-11-22

申请号：CN202211316658.4

申请日：2022-10-26

申请人： 北京芯可鉴科技有限公司 ,  北京智芯微电子科技有限公司

发明人： 赵东艳 ,  邓永峰 ,  陈燕宁 ,  梁英宗 ,  付振 ,  刘芳 ,  吴波 ,  郁文 ,  王凯 ,  刘倩倩 ,  余山

IPC分类号： G06F11/30 ,  G06F16/16 ,  G06F16/178 ,  G06F21/60

摘要： 本发明涉及芯片领域，公开一种工控机与数据监测系统。所述工控机包括：监测模块，用于在监测到所述工控机上的特定数据文件夹内的生产数据发生变化的情况下，获取所述特定数据文件夹内发生变化的生产数据的生成时间；提取模块，用于提取所述特定数据文件夹的原始数据摘要；插入模块，用于将所述生成时间作为时间戳插入所述原始数据摘要中，以形成所述特定数据文件夹的第一数据摘要；以及发送模块，用于发送所述特定数据文件夹的名称与所述第一数据摘要。由此，本发明可有效地避免生产数据被篡改，以确保生产数据的真实准确性。

公开(公告)号：CN115064582B

公开(公告)日：2022-10-25

申请号：CN202210944541.4

申请日：2022-08-08

申请人： 北京芯可鉴科技有限公司 ,  北京智芯微电子科技有限公司

发明人： 余山 ,  赵东艳 ,  王于波 ,  陈燕宁 ,  付振 ,  刘芳 ,  王帅鹏 ,  王凯 ,  吴波 ,  邓永峰 ,  刘倩倩 ,  郁文

IPC分类号： H01L29/06 ,  H01L29/08 ,  H01L29/423 ,  H01L29/78 ,  H01L21/28 ,  H01L21/336

摘要： 本发明提供一种横向双扩散场效应晶体管、制作方法、芯片及电路，涉及半导体技术领域。晶体管包括：衬底，衬底内形成有第一阱区、第二阱区、体区和漂移区；场板，形成漂移区的顶部，具有向上突出于漂移区表面的台阶部和向下凹陷至漂移区内的突出部，台阶部具有同一水平高度，突出部为中间厚两端薄的构型；至少两个具有第一导电类型的反型体，反型体为月牙型构型，形成于场板的突出部的下方且位于突出部的两端位置；源极形成于体区内，漏极形成于漂移区内远离源极的一侧，栅极形成于漂移区和体区的上表面，且栅极的多晶硅覆盖部分场板。通过本发明提供的晶体管，能够降低场板两端的表面电场，提高击穿电压，提升器件的可靠性。

公开(公告)号：CN114899103B

公开(公告)日：2022-09-13

申请号：CN202210821617.4

申请日：2022-07-13

申请人： 北京芯可鉴科技有限公司 ,  北京智芯微电子科技有限公司

发明人： 余山 ,  赵东艳 ,  王于波 ,  陈燕宁 ,  付振 ,  刘芳 ,  王凯 ,  吴波 ,  邓永峰 ,  刘倩倩 ,  郁文

IPC分类号： H01L21/336 ,  H01L29/16 ,  H01L29/40 ,  H01L29/78

摘要： 本发明涉及半导体领域，提供一种碳化硅LDMOSFET器件制造方法及碳化硅LDMOSFET器件。所述方法包括：在N型碳化硅衬底上外延形成N型碳化硅外延层，在N型碳化硅外延层表面形成第一氧化层；在N型碳化硅外延层形成P型体区和N型漂移区；在N型漂移区的两侧边沿形成第一凹槽；在第一凹槽的侧壁形成第二氧化层，对第一凹槽底部的N型碳化硅进行离子注入形成漏极；在漏极表面沉积金属形成漏极金属层，对第一氧化层进行刻蚀形成第二凹槽，在第二凹槽内沉积多晶硅形成多晶硅栅极。本发明形成双场板结构和双沟道结构，通过双场板结构降低表面电场，提高击穿电压，通过双沟道结构降低导通电阻。

公开(公告)号：CN114937695A

公开(公告)日：2022-08-23

申请号：CN202210875537.7

申请日：2022-07-25

申请人： 北京芯可鉴科技有限公司 ,  北京智芯微电子科技有限公司

发明人： 陈燕宁 ,  赵东艳 ,  王于波 ,  董广智 ,  付振 ,  刘芳 ,  余山 ,  郁文 ,  邓永峰 ,  王凯

IPC分类号： H01L29/423 ,  H01L29/08 ,  H01L29/10 ,  H01L29/78 ,  H01L27/088 ,  H01L21/28 ,  H01L21/336 ,  H01L21/8234

摘要： 本发明提供一种双沟道LDMOS器件及其制备方法以及芯片，属于半导体集成电路技术领域。该LDMOS器件包括半导体衬底以及设置在半导体衬底上的漂移区、体区、源极区、漏极区和栅极结构；栅极结构设置在半导体衬底上方，且栅极结构的下表面一端与第一体区相接，另一端与第一漂移区相接；栅极结构的上表面一端与第二体区相接，另一端与第二漂移区相接；第二体区位于第一体区上方；第二漂移区位于第一漂移区上方；第一漏极区形成在第一漂移区内，第二漏极区形成在第二漂移区内；第一源极区形成在第一体区内，第二源极区形成在第二体区内；第一漏极区与第二漏极区通过第一金属连接结构连通，第一源极区与第二源极区通过第二金属连接结构连通。

公开(公告)号：CN114899103A

公开(公告)日：2022-08-12

申请号：CN202210821617.4

申请日：2022-07-13

申请人： 北京芯可鉴科技有限公司 ,  北京智芯微电子科技有限公司

发明人： 余山 ,  赵东艳 ,  王于波 ,  陈燕宁 ,  付振 ,  刘芳 ,  王凯 ,  吴波 ,  邓永峰 ,  刘倩倩 ,  郁文

IPC分类号： H01L21/336 ,  H01L29/16 ,  H01L29/40 ,  H01L29/78

摘要： 本发明涉及半导体领域，提供一种碳化硅LDMOSFET器件制造方法及碳化硅LDMOSFET器件。所述方法包括：在N型碳化硅衬底上外延形成N型碳化硅外延层，在N型碳化硅外延层表面形成第一氧化层；在N型碳化硅外延层形成P型体区和N型漂移区；在N型漂移区的两侧边沿形成第一凹槽；在第一凹槽的侧壁形成第二氧化层，对第一凹槽底部的N型碳化硅进行离子注入形成漏极；在漏极表面沉积金属形成漏极金属层，对第一氧化层进行刻蚀形成第二凹槽，在第二凹槽内沉积多晶硅形成多晶硅栅极。本发明形成双场板结构和双沟道结构，通过双场板结构降低表面电场，提高击穿电压，通过双沟道结构降低导通电阻。

公开(公告)号：CN114823482A

公开(公告)日：2022-07-29

申请号：CN202210698562.2

申请日：2022-06-20

申请人： 北京芯可鉴科技有限公司 ,  北京智芯微电子科技有限公司

发明人： 赵东艳 ,  王于波 ,  吴波 ,  陈燕宁 ,  刘芳 ,  邓永锋 ,  王凯 ,  余山 ,  付振 ,  郁文 ,  刘倩倩 ,  王帅鹏

IPC分类号： H01L21/762 ,  H01L21/336 ,  H01L29/78

摘要： 本公开涉及半导体制造技术领域，具体涉及一种横向扩散金属氧化物半导体的制备方法和器件，该方法包括：提供一衬底，在衬底上形成第一衬垫层和第二衬垫层；以图形化的光罩的正光刻胶作为掩膜，刻蚀第一衬垫层和第二衬垫层以形成场氧的开口；对衬底进行热氧化处理，以在开口内形成场氧；去除第二衬垫层；使用相同图形化的光罩的负光刻胶作为掩膜，刻蚀去除第一衬垫层；对衬底再次进行热氧化处理，形成牺牲氧化层；使用相同图形化的光罩的负光刻胶作为掩膜，刻蚀去除牺牲氧化层。本公开解决了现有LDMOS制造工艺中，在相关步骤会消耗场氧而造成场氧上表面的厚度减少进而导致击穿电压降低的技术问题，提高了LDMOS器件的击穿电压。

公开(公告)号：CN114744027A

公开(公告)日：2022-07-12

申请号：CN202210652972.3

申请日：2022-06-10

申请人： 北京芯可鉴科技有限公司 ,  北京智芯微电子科技有限公司

发明人： 余山 ,  赵东艳 ,  王于波 ,  陈燕宁 ,  付振 ,  刘芳 ,  王凯 ,  吴波 ,  邓永峰 ,  刘倩倩 ,  郁文

IPC分类号： H01L29/16 ,  H01L29/40 ,  H01L21/336 ,  H01L29/78 ,  H01L21/8234 ,  H01L27/088

摘要： 本发明涉及半导体领域，提供一种碳化硅LDMOSFET器件制造方法及碳化硅LDMOSFET器件。所述方法包括：在P型碳化硅衬底上形成碳化硅外延层，在碳化硅外延层上粘接P型硅层；对P型硅层进行刻蚀处理，形成两个延伸至碳化硅外延层的沟槽；分别沿两个沟槽的底部对碳化硅外延层进行离子掺杂形成沟道区；离子掺杂形成N型漂移区，填充沟槽形成P型体区；对填充沟槽进行刻蚀，形成场板隔离介质层；在刻蚀后的填充沟槽内填充多晶硅形成多晶硅栅极；在P型体区和N型漂移区形成源漏区。本发明采用碳化硅衬底，利用碳化硅的高击穿特性，提高器件的击穿电压；通过沟道区将两个多晶硅栅极串联形成组合栅结构，降低器件的导通电阻。