公开(公告)号：CN117612935A

公开(公告)日：2024-02-27

申请号：CN202410097708.7

申请日：2024-01-24

申请人： 北京智芯微电子科技有限公司 ,  北京芯可鉴科技有限公司

发明人： 田俊 ,  付振 ,  张泉 ,  肖超 ,  尹强 ,  张文敏 ,  王悦

IPC分类号： H01L21/266 ,  H01L29/06 ,  H01L29/08

摘要： 本公开涉及半导体制造技术领域，具体涉及一种超结半导体的源区自对准注入方法及超结半导体结构，所述方法包括：在栅极层和栅极氧化层与体区对应的位置形成沟槽；形成第一牺牲层，所述第一牺牲层覆盖所述栅极层上表面、所述沟槽侧壁和所述沟槽底部；去除所述栅极层上表面和所述沟槽底部的第一牺牲层，保留所述沟槽侧壁的第一牺牲层；形成第二牺牲层，所述第二牺牲层填充所述沟槽，并覆盖所述栅极层和所述沟槽；去除覆盖所述栅极层和所述沟槽的第二牺牲层，保留所述沟槽内的所述第二牺牲层。本公开方案能够解决源区注入区域形成工艺中光刻工艺套刻偏离的技术问题，达到节省一张源区注入工艺的专用光罩，并提高制造良品率的技术效果。

公开(公告)号：CN117476468A

公开(公告)日：2024-01-30

申请号：CN202311799050.6

申请日：2023-12-26

申请人： 北京智芯微电子科技有限公司 ,  北京芯可鉴科技有限公司

发明人： 田俊 ,  付振 ,  张泉 ,  肖超 ,  尹强 ,  张文敏 ,  王悦

IPC分类号： H01L21/336 ,  H01L29/06 ,  H01L29/78

摘要： 本公开涉及功率半导体器件技术领域，具体涉及一种超结结构及其制造方法、超结半导体器件和半导体结构。所述超结结构的制造方法，包括以下步骤：在衬底上依次形成第一外延层和第二外延层；形成多个沟槽，沟槽至少包括位于第二外延层中的第一部分，从而形成多个第二外延柱；在多个沟槽中填充第一外延层材料以形成多个第一外延柱，从而得到第一外延柱和第二外延柱交替排列的超结结构。本公开通过在一个超结结构内实现高度一致的第二外延柱，提高了每个超结结构的耐压能力，使得所述超结结构可以承受更高的电压，保持更低的导通电阻和更高的效率，在电力转换或传输过程中能更好地保持稳定性。

公开(公告)号：CN116847715A

公开(公告)日：2023-10-03

申请号：CN202311105192.8

申请日：2023-08-30

申请人： 北京芯可鉴科技有限公司 ,  北京智芯微电子科技有限公司 ,  北京航空航天大学

发明人： 陈燕宁 ,  潘成 ,  陈赞鸿 ,  付振 ,  蔡文龙 ,  史可文

IPC分类号： H10N50/10 ,  H10N50/80 ,  H10B61/00

摘要： 本发明涉及磁存储器领域，提供一种基于交换偏置的自旋轨道矩磁存储单元、磁随机存储器。包括重金属层以及设置于重金属层上的磁隧道结，磁隧道结自下而上依次为反铁磁层、自由层、势垒层以及参考层。重金属层的宽度从重金属层的第一端至第二端逐渐增大。重金属层用于在被施加逐步增大的电流时产生不同强度的自旋轨道力矩，利用反铁磁层与自由层之间的交换偏置作用，在不同强度的自旋轨道力矩的作用下使自由层的磁矩从部分翻转逐步至全部翻转，使自由层的磁矩方向与参考层的磁矩方向平行或反平行，以实现多阻态写入。本发明通过使用具有不同宽度的重金属层，并利用交换偏置作用，实现无外场的确定性翻转和稳定的多阻态。

公开(公告)号：CN116646251A

公开(公告)日：2023-08-25

申请号：CN202310928110.3

申请日：2023-07-27

申请人： 北京智芯微电子科技有限公司 ,  北京芯可鉴科技有限公司

发明人： 田俊 ,  付振 ,  张泉 ,  肖超 ,  尹强 ,  张文敏

IPC分类号： H01L21/336 ,  H01L21/28 ,  H01L29/423 ,  H01L29/06 ,  H01L29/78

摘要： 本发明提供一种超级结器件的制造方法、超级结器件、芯片和电路，涉及半导体领域，制造方法包括：提供具有外延层的衬底；依次在外延层上形成栅氧化层、占位层和硬掩膜层；占位层的厚度与待形成的多晶硅栅结构的厚度相同；在硬掩膜层上形成刻蚀窗口；利用硬掩膜层，在栅氧化层和占位层形成刻蚀窗口，在外延层形成超级结填充区；利用硬掩膜层，通过自对准工艺在超级结填充区顶部掺杂形成具有第二导电类型的体区；在占位层和栅氧化层的刻蚀窗口内形成停止层；利用停止层和占位层，通过自对准工艺在外延层表面形成多晶硅栅结构和栅氧结构。通过本发明提供的方法，能够降低工艺成本，保证超级结填充区左右两侧的沟道长度一致。

公开(公告)号：CN116404041A

公开(公告)日：2023-07-07

申请号：CN202211090728.9

申请日：2022-09-07

申请人： 北京芯可鉴科技有限公司 ,  北京智芯微电子科技有限公司 ,  西安电子科技大学

发明人： 赵东艳 ,  王于波 ,  陈燕宁 ,  邵瑾 ,  刘芳 ,  付振 ,  段宝兴 ,  李秀伟 ,  李腾浩 ,  钟明琛 ,  马俊超 ,  李明哲 ,  杨银堂

IPC分类号： H01L29/78 ,  H01L21/336 ,  H01L29/40 ,  H01L29/06

摘要： 本发明涉及AlGaN/GaN垂直型超结/半超结绝缘半导体场效应管及制作方法；解决现有的AlGaN/GaN垂直型器件存在较低耐压和较高导通损耗的问题；超结场效应管包括衬底、漏极、在衬底上表面形成两个P型柱区，两个P型柱区之间形成N型漂移区，在P型柱区和N型漂移区上部形成P型阻挡层，在P型阻挡层上形成GaN沟道层和AlGaN势垒层，在AlGaN势垒层上形成源区，源区内设置源极，对N型漂移区、P型阻挡层、GaN沟道层和AlGaN势垒层中部刻蚀形成介质沟槽，在介质沟槽内设置三氧化二铝薄氧化层和SIPOS场板，位于两个SIPOS场板之间的二氧化硅和多晶硅，设置在多晶硅上方的栅极；位于栅极上表面的钝化层；两个源极共接，本发明还提出半超结场效应管以及超结、半超结场效应管的制作方法。

公开(公告)号：CN115878539B

公开(公告)日：2023-05-16

申请号：CN202310046767.7

申请日：2023-01-31

申请人： 北京智芯微电子科技有限公司 ,  北京芯可鉴科技有限公司

发明人： 符艳军 ,  潘成 ,  郑利斌 ,  付振 ,  王帅鹏 ,  马媛

IPC分类号： G06F13/42

摘要： 本发明提供一种串口自适应电路、电子设备和电路板，属于RS‑232通讯串口领域。所述串口自适应电路包括：电平转换模块、对称型电阻网络模块和RS‑232接口；电平转换模块用于实现两路TTL电平串口信号与两路RS‑232负逻辑电平信号之间的转换；对称型电阻网络模块与电平转换模块连接，用于将两路RS‑232负逻辑电平信号转换为输出信号，或者将输入信号转换为两路RS‑232负逻辑电平信号；RS‑232接口与对称型电阻网络模块连接，用于接入输入信号或者输出输出信号。该自适应电路可以实现RS‑232通讯接口接收信号和发送信号的自动适应，在工程实践中可以有效避免由于串口线类型差异导致的信号不匹配问题。

公开(公告)号：CN115939197B

公开(公告)日：2023-05-05

申请号：CN202310061014.3

申请日：2023-01-19

申请人： 北京智芯微电子科技有限公司 ,  北京芯可鉴科技有限公司

发明人： 余山 ,  陈燕宁 ,  付振 ,  刘芳 ,  赵扬 ,  朱松超 ,  刘春颖 ,  邵亚利 ,  沈美根 ,  鹿祥宾 ,  李君建

IPC分类号： H01L29/51 ,  H01L29/78 ,  H01L21/336

摘要： 本发明涉及半导体领域，提供一种LDMOSFET器件的制造方法及LDMOSFET器件。LDMOSFET器件的制造方法，包括：在半导体衬底上形成阱区、漂移区和体区；在漂移区形成沟槽；在沟槽的侧壁形成氮化硅侧墙；在具有氮化硅侧墙的沟槽内填充隔离介质形成填充沟槽；去除填充沟槽内的氮化硅侧墙形成空气侧墙；在具有空气侧墙的填充沟槽表面覆盖氧化层，形成具有封闭的空气侧墙的场板隔离结构；在场板隔离结构上形成栅极和场板。本发明通过空气侧墙将场板隔离结构中的氧化物与漂移区的硅从侧面隔离开，彻底消除隔离结构侧面、上角处和下角处的二氧化硅与硅之间的界面态，提高LDMOSFET器件的可靠性；具有空气侧墙的场板隔离结构可以更好的降低表面电场，提高器件的击穿电压。

公开(公告)号：CN115863397B

公开(公告)日：2023-04-21

申请号：CN202310056857.4

申请日：2023-01-19

申请人： 北京智芯微电子科技有限公司 ,  北京芯可鉴科技有限公司

发明人： 余山 ,  陈燕宁 ,  付振 ,  刘芳 ,  赵扬 ,  朱松超 ,  邵亚利 ,  安铁雷 ,  连亚军 ,  朱亚星

IPC分类号： H01L29/06 ,  H01L29/78 ,  H01L29/16 ,  H01L21/336

摘要： 本发明提供一种横向双扩散场效应晶体管、制作方法、芯片及电路，涉及半导体技术领域。晶体管包括：衬底；阱区，形成于衬底；体区和漂移区，形成于阱区；异质结延伸区，形成于漂移区的上表面，异质结延伸区包括漂移延伸层和层叠设置于漂移延伸层之上的碳化硅延伸层，漂移延伸层与碳化硅延伸层具有不同的导电类型，漂移延伸层与漂移区具有相同的导电类型；氧化介质层，形成于漂移区的上表面，位于异质结延伸区的两侧；栅极，形成于体区之上；源极，形成于体区；漏极，形成于漂移区。通过本发明提供的晶体管，能够减轻漂移区表面电子的聚集，改善自热效应，避免载流子迁移率下降，降低热载流子效应，提高击穿电压，提高器件性能和可靠性。

公开(公告)号：CN114864666B

公开(公告)日：2023-02-24

申请号：CN202210810588.1

申请日：2022-07-11

申请人： 北京芯可鉴科技有限公司 ,  北京智芯微电子科技有限公司 ,  国网上海市电力公司 ,  国家电网有限公司

发明人： 赵东艳 ,  王于波 ,  陈燕宁 ,  吴波 ,  刘芳 ,  邓永锋 ,  王凯 ,  余山 ,  付振 ,  郁文 ,  刘倩倩 ,  王帅鹏 ,  彭鹏 ,  邵宇鹰

IPC分类号： H01L29/06 ,  H01L29/78 ,  H01L21/336 ,  H01L27/088

摘要： 本发明涉及半导体技术领域，公开了一种NLDMOS器件、NLDMOS器件的制备方法及芯片。所述NLDMOS器件包括：衬底；设于所述衬底上的P型体区与N型漂移区；设于所述N型漂移区上的场氧化层与N型掺杂区；以及设于所述场氧化层与所述N型掺杂区上的栅极，其中，所述N型掺杂区包括所述场氧化层、所述栅极与所述N型漂移区的交界区。本发明中的N型掺杂区可在保证一定的关断状态下的击穿电压（BVoff）下减小NLDMOS器件的导通电阻，同时有效地将电力线密度重新分布以降低交界区的电场峰值，在器件大注入时为漂移区提供额外的净电荷，从而能够使Kirk效应得到有效的抑制，进而提高导通状态下的击穿电压（BVon），即，提高NLDMOS器件的安全工作区和可靠性。

公开(公告)号：CN112582526B

公开(公告)日：2023-02-07

申请号：CN202011379151.4

申请日：2020-11-30

申请人： 北京芯可鉴科技有限公司 ,  北京智芯微电子科技有限公司 ,  国网信息通信产业集团有限公司

发明人： 陈燕宁 ,  赵东艳 ,  周芝梅 ,  付振 ,  郁文 ,  王峥 ,  王帅鹏 ,  钟明琛 ,  周敏

IPC分类号： H10N10/851 ,  H10N10/01

摘要： 本发明涉及材料领域，公开了制备ZrNiSn块体热电材料的方法和电池。该方法包括：(1)将Zr粉、Ni粉和Sn粉混合，以得到金属混合物；(2)将所述金属混合物装入导电模具中，并对所述导电模具通电，以电流诱发自蔓延反应；(3)进一步对所述导电模具通电，加热所述金属混合物，并加载轴向压力，以得到致密的ZrNiSn块体热电材料。该方法原料来源丰富、价格低廉，并且制备时间超短、工艺简单、能耗低及性能优越，适合规模化生产。