IGBT驱动电路及芯片
    2.
    发明授权

    公开(公告)号:CN117498854B

    公开(公告)日:2024-06-21

    申请号:CN202311220391.3

    申请日:2023-09-20

    Abstract: 本发明涉及集成电路领域,提供一种IGBT驱动电路及芯片。所述IGBT驱动电路包括死区产生模块、电平位移模块、延时电路模块、第一驱动管以及第二驱动管。死区产生模块用于基于输入信号生成非交叠的第一控制信号和第二控制信号;电平位移模块用于对第一控制信号进行电平位移处理生成高压域控制信号;延时电路模块用于对第二控制信号进行延时处理生成与所述高压域控制信号的延时相匹配的低压域控制信号;第一驱动管与第二驱动管在高压域控制信号以及低压域控制信号的作用下生成轨到轨输出的驱动信号。本发明可实现不同电压域的匹配,提高响应速度,且可实现良好的延时匹配特性,避免第一驱动管与第二驱动管直通,节省功耗。

    超结半导体的源区自对准注入方法及超结半导体结构

    公开(公告)号:CN117612935A

    公开(公告)日:2024-02-27

    申请号:CN202410097708.7

    申请日:2024-01-24

    Abstract: 本公开涉及半导体制造技术领域,具体涉及一种超结半导体的源区自对准注入方法及超结半导体结构,所述方法包括:在栅极层和栅极氧化层与体区对应的位置形成沟槽;形成第一牺牲层,所述第一牺牲层覆盖所述栅极层上表面、所述沟槽侧壁和所述沟槽底部;去除所述栅极层上表面和所述沟槽底部的第一牺牲层,保留所述沟槽侧壁的第一牺牲层;形成第二牺牲层,所述第二牺牲层填充所述沟槽,并覆盖所述栅极层和所述沟槽;去除覆盖所述栅极层和所述沟槽的第二牺牲层,保留所述沟槽内的所述第二牺牲层。本公开方案能够解决源区注入区域形成工艺中光刻工艺套刻偏离的技术问题,达到节省一张源区注入工艺的专用光罩,并提高制造良品率的技术效果。

    超结结构及其制造方法、超结半导体器件和半导体结构

    公开(公告)号:CN117476468A

    公开(公告)日:2024-01-30

    申请号:CN202311799050.6

    申请日:2023-12-26

    Abstract: 本公开涉及功率半导体器件技术领域,具体涉及一种超结结构及其制造方法、超结半导体器件和半导体结构。所述超结结构的制造方法,包括以下步骤:在衬底上依次形成第一外延层和第二外延层;形成多个沟槽,沟槽至少包括位于第二外延层中的第一部分,从而形成多个第二外延柱;在多个沟槽中填充第一外延层材料以形成多个第一外延柱,从而得到第一外延柱和第二外延柱交替排列的超结结构。本公开通过在一个超结结构内实现高度一致的第二外延柱,提高了每个超结结构的耐压能力,使得所述超结结构可以承受更高的电压,保持更低的导通电阻和更高的效率,在电力转换或传输过程中能更好地保持稳定性。

Patent Agency Ranking