-
公开(公告)号:CN115145536A
公开(公告)日:2022-10-04
申请号:CN202210759303.6
申请日:2022-06-29
Applicant: 浙江大学 , 中国电子科技集团公司第五十八研究所
Abstract: 本发明公开了一种低位宽输入‑低位宽输出的加法器树单元及近似乘加方法,该单元包括编码及解码电路、低位宽输入‑低位宽输出的近似加法器树电路、累加求和电路、误差修正电路;当输入一组n个低位宽的数据与权重,能够最终输出一个同低位宽的乘加结果。该方法对输入的权重进行基‑4布斯编码后再进行解码操作,重构后得到部分积阵列,规模为n×m,其中n为行数,m为列数。对部分积阵列的每一列通过低位宽输入‑低位宽输出的近似加法器树计算相加得到一个低位宽输出,得到的m个低位宽输出经过累加后,对累加结果进行补偿后输出,即为加法器树单元最终的输出结果。该方法能够优化卷积操作中大量的乘加运算,并可实现低功耗、高速度地完成计算任务。
-
公开(公告)号:CN113378109A
公开(公告)日:2021-09-10
申请号:CN202110436350.2
申请日:2021-04-22
IPC: G06F17/14
Abstract: 本发明公开了一种基于存内计算的混合基快速傅里叶变换计算电路。存内计算阵列和电路中的存储模块相连接;地址生成模块和存储模块相连接,生成不同的地址数据控制存储模块中数据送入存内计算阵列中进行计算;数据流控制模块产生控制信号,通过与地址生成模块和存储模块的连接,控制整个系统中数据流的流动时序;存内计算阵列接收从存储模块中传入数据,经过计算后输出结果至存储模块中。本发明有效地利用存内计算低功耗和乘累加计算的特点,解决了传统快速傅里叶变换电路设计中高功耗,高延迟的技术问题。
-
公开(公告)号:CN110378475B
公开(公告)日:2021-08-06
申请号:CN201910609991.6
申请日:2019-07-08
Applicant: 浙江大学
Abstract: 本发明公开了一种基于多位并行二进制突触阵列的神经形态计算电路,包括神经轴突模块、多位并行的二进制RRAM突触阵列、时分复用器、多个积分器和一个共享的逐次逼近型模数转换器;神经轴突模块包括2个基本单元:时序调度器和加法器,时序调度器用于安排信号的时序,使输入信号采用树突优先的策略,依次输入到多位并行的二进制RRAM突触阵列;加法器用于阵列规模的拓展,当配置的神经网络输入层大于1个RRAM阵列的输入时,利用加法器将多个阵列的计算结果相加,从而得到网络层的输出;本发明相比于当前的体制具有高精度和低功耗的优势,可配置成大多数深度神经网络应用,特别适合部署于对能耗要求高的边缘计算设备中。
-
公开(公告)号:CN111669527B
公开(公告)日:2021-06-08
申请号:CN202010625859.7
申请日:2020-07-01
Applicant: 浙江大学
Abstract: 本发明公开了一种CMOS图像传感器内的卷积运算架构。具有作为实现感光和乘加运算的基本单元的像素内电路、由基本单元组成的用于实现阵列卷积运算的像素阵列电路;一基本单元控制图像一像素,基本单元的一组元件代表图像像素一通道,用卷积核一像素一通道的权重值控制一基本单元中一元件PMOS晶体管的导通时间;通过元件中的PMOS晶体管切换导通控制电容的充放电,进而控制各组元件电容电压,实现单像素运算控制。本发明能在感光同时完成卷积神经网络第一层运算,并将第一层运算结果转化为数字信号进行输出,减少后续计算的能耗,具有高动态范围、高帧率、低功耗、支持可变卷积运算参数等特点。
-
公开(公告)号:CN110008674B
公开(公告)日:2020-10-16
申请号:CN201910226702.4
申请日:2019-03-25
Applicant: 浙江大学
IPC: G06F21/32 , A61B5/00 , A61B5/0402 , G06N3/04 , G06N3/08
Abstract: 本发明公开了一种高泛化性的心电信号身份认证方法,涉及生物信号身份认证领域。解决现有方法泛化性较差,且对于新用户,需进行重新训练的问题。方法采用了并行多尺度一维残差网络架构,使用了三种尺寸不同的卷积核进行并行特征提取,能够对不同长度的心电信号分别提取特征,有效地保留了心电信号中包含的时序性,提高了整体身份识别的效果和准确性。采用了中心目标函数与边界目标函数对深度神经网络进行训练,保证了所提取特征的类间离散性和类内聚合性,从而使得同类特征聚集得更加紧密,异类特征分散得更加开阔,在匹配时能够提高匹配得准确性,同时使得训练得到得模型对训练数据的依赖程度降低,大大提高了模型的泛化性和鲁棒性。
-
公开(公告)号:CN111062472A
公开(公告)日:2020-04-24
申请号:CN201911268184.9
申请日:2019-12-11
Applicant: 浙江大学
Abstract: 本发明公开了一种基于结构化剪枝的稀疏神经网络加速器及其加速方法,属于稀疏神经网络加速领域。本发明采用软硬件协同优化,对卷积神经网络进行结构化剪枝,并基于此设计硬件加速器,每个计算核并行地计算多张输出特征图,共享相同的输入激励。受益于结构化剪枝,每个计算核的负载均衡。计算核内的每个乘法器共享相同的输入激励,并且由于卷积运算窗口滑动的特性,输入激励可以在时间维度上复用。本发明通过结构化剪枝和数据流设计,保证输入激励和权重数据的高复用率,以及运算核的负载均衡;结合计算核的六级流水线,完全跳过了零值激励与权重的读取和运算,最大化地利用了神经网络的稀疏特性,提升了卷积神经网络加速器的吞吐率和能效。
-
公开(公告)号:CN110378468A
公开(公告)日:2019-10-25
申请号:CN201910609993.5
申请日:2019-07-08
Applicant: 浙江大学
Abstract: 本发明公开了一种基于结构化剪枝和低比特量化的神经网络加速器,采用软硬件协同优化,对卷积神经网络进行结构化剪枝和低比特量化,并基于此在FPGA上设计的硬件加速器。该加速器通过结构化剪枝和计算阵列上的数据共享,充分利用神经网络推理运算过程中的数据可重利用性,降低筛选有效计算的输入激励和权重的功耗,缓解激励选择单元和计算阵列之间的高传输带宽压力,结合低比特量化技术,减小权重参数的数量和存储位宽,进一步提升卷积神经网络加速器的吞吐率和能效。本发明的神经网络加速器可减轻剪枝后神经网络运算的不规则性对加速器利用剪枝提升性能和能效的负面影响,且可在一定范围的预测准确度损失下,提升加速器加速效果,降低加速器功耗。
-
公开(公告)号:CN110008674A
公开(公告)日:2019-07-12
申请号:CN201910226702.4
申请日:2019-03-25
Applicant: 浙江大学
IPC: G06F21/32 , A61B5/00 , A61B5/0402 , G06N3/04 , G06N3/08
Abstract: 本发明公开了一种高泛化性的心电信号身份认证方法,涉及生物信号身份认证领域。解决现有方法泛化性较差,且对于新用户,需进行重新训练的问题。方法采用了并行多尺度一维残差网络架构,使用了三种尺寸不同的卷积核进行并行特征提取,能够对不同长度的心电信号分别提取特征,有效地保留了心电信号中包含的时序性,提高了整体身份识别的效果和准确性。采用了中心目标函数与边界目标函数对深度神经网络进行训练,保证了所提取特征的类间离散性和类内聚合性,从而使得同类特征聚集得更加紧密,异类特征分散得更加开阔,在匹配时能够提高匹配得准确性,同时使得训练得到得模型对训练数据的依赖程度降低,大大提高了模型的泛化性和鲁棒性。
-
公开(公告)号:CN108711175A
公开(公告)日:2018-10-26
申请号:CN201810486607.3
申请日:2018-05-16
Applicant: 浙江大学
CPC classification number: G06T7/75 , G06K9/00221 , G06K9/00228 , G06T2207/10016 , G06T2207/30201
Abstract: 本发明公开了一种帧间信息导向的头部姿态估计优化方法,包括人脸检测、人脸对齐、参数估计三个步骤。在人脸检测时,根据前邻帧的人脸位置信息缩小待测区域,提高人脸检测速度;在人脸对齐时,根据前邻帧的头部姿态是否偏转过大,剔除一些处于人脸轮廓边缘而导致定位不准的特征点,提高鲁棒性;在参数估计时,利用参数在前后帧的相近性简化了求解过程,省去了直接线性变换的步骤。本发明公开的方法在不增加复杂运算的前提下,优化了传统的头部姿态估计方法的准确性和实时性,为其再结合其他相关技术,实现更丰富的应用提供了支撑。
-
公开(公告)号:CN108200563A
公开(公告)日:2018-06-22
申请号:CN201810118220.2
申请日:2018-02-06
Applicant: 浙江大学
IPC: H04W4/80 , H02J7/00 , G06K19/077
Abstract: 本发明公开了一种附加分离式蓝牙转接配件的NFC卡片系统,包括蓝牙转接配件器和NFC卡。蓝牙转接配件包括蓝牙模块、供电部件、ISO7816接口模块。当NFC卡需要进行蓝牙无线通讯时,其接触式界面与蓝牙转接转接配件通过接插件相连,平时NFC卡独立使用。该装置在NFC卡需要进行空中无线更新时,实现蓝牙传输,同时还能与符合NFC标准的设备进行通信,支持NFC卡的多种界面使用,增强了NFC卡的应用场景。
-
-
-
-
-
-
-
-
-