-
公开(公告)号：CN118171629A
公开(公告)日：2024-06-11
申请号：CN202410401214.3
申请日：2024-04-03
申请人： 江苏华创微系统有限公司
IPC分类号： G06F30/396 , G06F30/33 , G06F30/394 , G06F30/392
摘要： 本发明公开了一种适用于高速接口模块的鱼骨型H时钟树的构建方法，包括如下步骤：S1、利用EDA工具设置一个时钟树的实例，清除已有定义；S2、设置root点、非默认布线规则和多个TAP节点；S3、创建H时钟树并进行H时钟树综合；H时钟树综合包括：在root点和每个TAP节点间引入多个中间节点；通过innovus脚本编辑root点和每个TAP节点之间的时钟网络，删除每个冗余中间节点，获得鱼骨型H时钟树的结构；在每个TAP节点挂载多个sink，利用EDA工具将每个TAP节点定义在同一源组中；按照非默认布线规则进行布线，完成构建。本发明优化H时钟树的结构使其满足高速接口模块的性能要求，删除冗余节点并将每个TAP节点均匀挂载sink，有效减少时钟长度和偏斜。
-
公开(公告)号：CN117952041B
公开(公告)日：2024-06-07
申请号：CN202410348705.6
申请日：2024-03-26
申请人： 成都融见软件科技有限公司 , 上海合见工业软件集团有限公司
发明人： 王志峰
IPC分类号： G06F30/33 , G06F30/337
摘要： 本发明涉及芯片技术领域，尤其涉及一种基于驱动源码的X值追踪方法、电子设备和介质，步骤S1、将目标时间值为X的信号确定为目标信号；步骤S2、获取有效驱动源码集合；步骤S3、基于Ak进行第一优先级X根因追踪，若追踪到第一X根因类型代码，则确定Ak的目标X根因，否则，执行步骤S4；步骤S4、获取Ak中值为X的中间目标信息集合；步骤S5、若中间目标信息集合为空，则执行步骤S7，否则，执行步骤S6；步骤S6、将Gnk更新为目标信号，将Tnk更新为目标时间，返回步骤S2；步骤S7、基于Ak进行第二优先级X根因追踪，若追踪到第二X根因类型代码，则确定Ak的目标X根因。本发明提高了X值的追踪效率。
-
公开(公告)号：CN113515911B
公开(公告)日：2024-06-07
申请号：CN202110243198.6
申请日：2021-03-05
申请人： 新唐科技股份有限公司
发明人： 李粮全
IPC分类号： G06F30/33 , G06F30/337
摘要： 本发明提供一种集成电路、电源验证电路与电源验证方法。所述电源验证电路包括一电流源、一电阻式随机存取存储器单元以及一齐纳二极管。上述电流源耦接于一电源端。上述电阻式随机存取存储器单元耦接于上述电流源以及一接地端之间。上述齐纳二极管具有一阳极耦接于上述电阻式随机存取存储器单元以及一阴极耦接于上述电源端。上述电阻式随机存取存储器单元的阻抗是由施加在上述电源端的一电源电压所决定。
-
公开(公告)号：CN117933153B
公开(公告)日：2024-06-04
申请号：CN202410326259.9
申请日：2024-03-21
申请人： 成都电科星拓科技有限公司
摘要： 本发明公开了一种I3C总线验证系统。为了验证I3C总线，本发明的I3C总线验证系统包括第一I3C知识产权核验证模块和第二I3C知识产权核验证模块，以及待测试设计模块；第一I3C知识产权核验证模块包括第一I3C总线模块；第二I3C知识产权核验证模块包括第二I3C总线模块；待测试设计模块是第一I3C总线模块的从机；待测试设计模块是第二I3C总线模块的主机。本发明解决了如何高效地验证I3C总线系统的技术问题，提升了芯片验证可靠性、验证效率。本发明适于芯片验证领域。
-
公开(公告)号：CN118095155A
公开(公告)日：2024-05-28
申请号：CN202410523983.0
申请日：2024-04-29
申请人： 井芯微电子技术(天津)有限公司
IPC分类号： G06F30/33
摘要： 本发明属于功能仿真测试技术领域，尤其涉及基于通用验证方法学的反压过冲的功能仿真方法及系统，通过相应的反压过冲验证方法，验证电路模型的反压过冲功能是否符合预期功能，本发明解决现有技术存在由于采用硬件实现反压的功能，从而导致需要付出较高成本且比较复杂的工艺的问题，具有通过UVM仿真可以实现，反压过冲的仿真调试，实现反压过冲的功能验证，可以提前知道功能是否符合预期的技术效果。
-
公开(公告)号：CN118070722A
公开(公告)日：2024-05-24
申请号：CN202410465223.9
申请日：2024-04-18
申请人： 沐曦集成电路(上海)有限公司
IPC分类号： G06F30/33 , G06F30/398
摘要： 本公开提供的一种基于仿真加速器的GPU设计单元自动化裁剪方法及装置，属于芯片领域，该方法包括，基于GPU设计规格及测试目的定义当前剪裁参数配置，自动化计算当前裁剪参数配置对应的预期资源，自动化判断所述预期资源与仿真加速器可用资源是否匹配，若是，明确当前裁剪的模块层次，自动生成匹配当前裁剪参数配置的编译时文件，自动生成匹配当前裁剪参数配置的运行时文件，若否，重新定义当前剪裁参数配置。该方法支持用户自定义裁剪GPU设计单元，基于用户定义的参数可以自动实现GPU的裁剪，从而可以在仿真加速器资源有限的条件下，高效支持更多的业务测试场景，通过整体方案的打包，进一步降低了剪裁版本的知识门槛，提高项目工作效率。
-
公开(公告)号：CN118069363A
公开(公告)日：2024-05-24
申请号：CN202410243663.X
申请日：2024-03-04
申请人： 合芯科技(苏州)有限公司 , 合芯科技有限公司
IPC分类号： G06F9/50 , G06F18/24 , G06F30/33 , G06F111/02
摘要： 本申请提供一种集群任务资源估算方法、装置及电子设备，电子设备在获得用户提交的目标任务请求时，根据目标任务请求和集群中的至少一种类别的历史任务请求的关联关系，确定目标任务请求的类别，根据同类别的任务的资源利用的相似性，基于该类别对应的多个历史任务请求拟合的资源偏态曲线估计该目标任务请求的资源需求信息，以保障估计结果的准确性，从而提高集群资源分配动态调整的能力，同时，上述估计过程节省了工作人员对申请资源的评估过程，简化了工作人员在集群中资源的申请流程，提高了任务申请的效率。
-
公开(公告)号：CN118036519A
公开(公告)日：2024-05-14
申请号：CN202410001890.1
申请日：2024-01-02
申请人： 哈尔滨工业大学
IPC分类号： G06F30/33 , G06F30/392 , G06F30/394 , G06F17/18
摘要： 本发明提供了一种基于启动间隔预测的CGRA映射加速方法，包括：步骤1：获取目标CGRA的架构信息；步骤2：基于目标CGRA的架构信息完成Offline建模；步骤3：根据实际采用的CGRA形状和Offline建模完成Online预测，得到启动间隔；步骤4：根据启动间隔，可开展CDFG到实际采用的CGRA形状上的高速映射。本发明在Offline建模中，仅需要进行少量映射，并借助Excel对映射结果开展线性回归，即可得到相对精确的模型参数k和b，经验丰富的操作人员可在5分钟内完成单个CDFG的Offline建模，人工代价和时间成本可忽略不计，同时本发明方法相比于原始映射方法，可实现1～3.9倍、平均1.58倍的CGRA映射加速。
-
公开(公告)号：CN118013899A
公开(公告)日：2024-05-10
申请号：CN202410225093.1
申请日：2024-02-28
申请人： 上海壁仞科技股份有限公司
IPC分类号： G06F30/33 , G06F115/06
摘要： 本申请实施例提供了一种张量核算子生成方法、设备、存储介质及程序产品，涉及集成电路技术领域，该方法包括：在验证用例中例化上层约束类，然后在上层约束类的基础上例化与配置的图形组合数量相应的约束基类，并在每个约束基类中传入指令配置参考信息，故在每个约束基类中，基于指令配置参考信息配置关联的多种指令的参数信息，以及，基于配置的运算类型确定多种指令的指令粒度。最后基于各个约束基类关联的多种指令的参数信息和指令粒度，自动化地生成张量核算子，这样大大提高了验证算子的生成效率、算子规模和算子类型，从而提高了集成电路领域，尤其是人工智能芯片计算核的验证效率，实现对张量核进行全空间验证，提高张量核验证的完备性。
-
公开(公告)号：CN118013896A
公开(公告)日：2024-05-10
申请号：CN202410188205.0
申请日：2024-02-20
申请人： 上海燧原科技股份有限公司
摘要： 本发明实施例公开了一种基于多引擎的芯片诊断方法、框架、装置、设备及存储介质。该方法包括：获取与各引擎诊断实例分别对应的诊断任务；其中，各诊断任务中包括一个或多个命令，同一诊断任务中的各命令之间存在依赖关系；对各诊断任务中的命令进行执行引擎配置，并根据依赖关系构建同一诊断任务中各命令之间的同步资源；检测到各诊断任务均配置完成时，触发各诊断任务同时根据同步资源调用对应的执行引擎开始执行，得到与各诊断任务对应的执行结果；根据各执行结果进行数据校验，得到芯片诊断结果。该方法通过同时触发多任务调用执行引擎开始执行，提高了芯片诊断验证的场景覆盖度以及诊断质量，提高芯片开发效率。
-
-
-
-
-
-
-
-
-
搜索结果
1583 条记录 (耗时 0.027 秒)
