-
公开(公告)号：CN119815832A
公开(公告)日：2025-04-11
申请号：CN202411871648.6
申请日：2024-12-18
Applicant: 台湾积体电路制造股份有限公司
Inventor： 鲁伊斯·小普雷西利亚诺 , 陈建盈 , 林谷峰
IPC: H10B20/00
Abstract: 只读存储器(ROM)阵列包括ROM位的第一行至第四行，其包括相应邻近的第一有源区至第四有源区。ROM位的第一行至第四行中的每行包括沿着第一至第四有源区中的相应一个定位的总共四个相邻ROM位，ROM位的每行的总共四个中的每个ROM位都包括相应有源区的两个源极/漏极(S/D)区，ROM位的每行的三个S/D区由四个ROM位共享。本申请的实施例还公开了集成电路器件及其制造方法。
-
公开(公告)号：CN119812104A
公开(公告)日：2025-04-11
申请号：CN202411403446.9
申请日：2024-10-09
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/768 , H01L23/532 , H01L23/373
Abstract: 本发明的实施例提供了半导体结构及其形成方法。一种示例性方法包括在第一导电部件上方形成第一介电层，形成延伸穿过第一介电层且连接至第一导电部件的导电通孔，在导电通孔上方形成硬掩模层，对硬掩模进行图案化以形成暴露第一介电层的第一开口；形成牺牲层以部分填充第一开口，在牺牲层上形成多孔介电层，在形成多孔介电层后，选择性地去除牺牲层以形成气隙，在多孔介电层上方形成第二介电层，并且用第二导电部件替换图案化硬掩模层的直接设置在导电通孔上方的部分。
-
公开(公告)号：CN119812010A
公开(公告)日：2025-04-11
申请号：CN202411410714.X
申请日：2024-10-10
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/50 , H01L21/60 , H01L21/48 , H01L23/367 , H01L23/373 , H01L23/498 , H01L23/522
Abstract: 一种形成半导体器件的方法包括在半导体结构上形成包含导热通孔(也称为热通孔、导热柱或热柱)的接合结构。热通孔的材料热导率大于约10W/m·K，被嵌入到接合结构中，该接合结构提供了一从热点区域到衬底的快速散热路径。本申请的实施例还公开了一种半导体器件。
-
公开(公告)号：CN119789521A
公开(公告)日：2025-04-08
申请号：CN202411840459.2
申请日：2024-12-13
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本申请的实施例公开了一种半导体器件及其形成方法，半导体器件包括：多个第一纳米结构，形成在第一堆叠件中。该器件还包括：多个第二纳米结构，形成在第二堆叠件中。该器件还包括：第一源极/漏极结构，邻近多个第一纳米结构，第一源极/漏极结构包括具有硅和锗的第一半导体。该器件还包括：第二源极/漏极结构，垂直地堆叠在第一源极/漏极结构上方，并且邻近多个第二纳米结构，第二源极/漏极结构具有其中锗浓度超过第一半导体的锗浓度的第二半导体。
-
公开(公告)号：CN119789492A
公开(公告)日：2025-04-08
申请号：CN202411852685.2
申请日：2024-12-16
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本公开的各个实施例涉及具有氢吸收层的薄膜晶体管(TFT)及其形成方法。TFT包括堆叠的半导体沟道、栅电极和栅极介电层，其中栅极介电层将栅电极与半导体沟道分隔开。第一源极/漏极电极和第二源极/漏极电极分别位于半导体沟道的不同部分上。此外，氢吸收层与栅电极、第一源极/漏极电极、第二源极/漏极电极或它们的组合相邻。氢吸收层捕获氢和其它游离粒子而使它们不与TFT的半导体材料相互作用，以防止性能和可靠性降低。本申请的实施例还涉及包括半导体器件的集成电路、半导体器件及其形成方法。
-
Patent Agency Ranking
公开(公告)号：CN119781731A
公开(公告)日：2025-04-08
申请号：CN202411841557.8
申请日：2024-12-13
Applicant: 台湾积体电路制造股份有限公司
Inventor： 石井宏明
Abstract: 一种存储器中计算电路(CIM)电路，包括输入电路，其被配置为接收N个第一输入和N个第二输入；N个乘法器电路，每个乘法器电路被配置为将相应的输入对相乘以生成N个乘积中的相应一个；移位电路，被配置为根据最大指数和对齐N个乘积，以生成N个对齐乘积中的相应一个；加法器电路，被配置为对N个对齐乘积中的相应一对求和以生成求和结果；以及填充电路，其被配置为：(i)基于求和结果中最大非零值的位位置确定填充数，(ii)将求和结果移位与填充数对应的位数量以生成移位后的求和结果，以及(iii)将具有填充数长度的填充模式应用于移位后的相加结果以生成填充和。本申请的实施例还公开了执行乘法累加操作的方法。
-
公开(公告)号：CN119781730A
公开(公告)日：2025-04-08
申请号：CN202411840450.1
申请日：2024-12-13
Applicant: 台湾积体电路制造股份有限公司
Inventor： 石井宏明
Abstract: 一种存储器中计算(CIM)电路，包括：输入电路，用于接收N个第一和N个第二输入；N个求和电路，被配置为组合N个输入对中的一个的第一指数和第二指数，以生成N个指数和中的一个；选择器电路，用于选择最大指数和；N个减法器电路，被配置为计算N个指数差中的一个，每个指数差等于N个指数和中的一个与最大指数和之间的差；N个比较器电路，被配置为：将指数差与指数和阈值进行比较，并基于比较结果生成N个控制信号中的一个；以及N个乘法器电路，被配置为基于相应的控制信号选择性地将相应的第一尾数乘以相应的输入对的相应的第二尾数，以产生N个尾数乘积中的相应一个。本申请的实施例还公开了一种操作存储器中计算电路的方法。
-
公开(公告)号：CN112490253B
公开(公告)日：2025-04-08
申请号：CN202010946568.8
申请日：2020-09-10
Applicant: 台湾积体电路制造股份有限公司
IPC: H10D86/00 , H01L21/762
Abstract: 在一些实施例中，本公开涉及一种高电阻率绝缘体上硅(SOI)衬底及其形成方法。高电阻率绝缘体上硅衬底包括配置在半导体衬底之上的第一多晶硅层、第二多晶硅层、第三多晶硅层、绝缘体层以及有源半导体层。第二多晶硅层配置在第一多晶硅层之上，且第三多晶硅层配置在第二多晶硅层之上。位于绝缘体层之上的有源半导体层可配置在第三多晶硅层之上。第二多晶硅层与第一多晶硅层及第三多晶硅层相比具有较高的氧浓度。
-
-
-
-
-
-
-
-
Search Results
24483
records
(took 0.185 seconds)
