-
公开(公告)号：CN119947225A
公开(公告)日：2025-05-06
申请号：CN202510043566.0
申请日：2025-01-10
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本公开实施例提供了半导体器件及其形成方法。根据本公开的一个实施例的方法包括：形成垂直堆叠在衬底之上的多个半导体纳米结构；形成悬置在半导体纳米结构中的最顶部一个之上的介电结构；形成与半导体纳米结构交错的多个内部间隔件；形成邻接半导体纳米结构的外延部件；以及形成包裹半导体纳米结构和介电结构的每个的栅极结构。
-
公开(公告)号：CN119789521A
公开(公告)日：2025-04-08
申请号：CN202411840459.2
申请日：2024-12-13
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本申请的实施例公开了一种半导体器件及其形成方法，半导体器件包括：多个第一纳米结构，形成在第一堆叠件中。该器件还包括：多个第二纳米结构，形成在第二堆叠件中。该器件还包括：第一源极/漏极结构，邻近多个第一纳米结构，第一源极/漏极结构包括具有硅和锗的第一半导体。该器件还包括：第二源极/漏极结构，垂直地堆叠在第一源极/漏极结构上方，并且邻近多个第二纳米结构，第二源极/漏极结构具有其中锗浓度超过第一半导体的锗浓度的第二半导体。
-
公开(公告)号：CN119744000A
公开(公告)日：2025-04-01
申请号：CN202411780520.9
申请日：2024-12-05
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本公开的各个实施例提供了半导体器件结构，包括：源极/漏极部件，设置在衬底上方；多个半导体层，垂直堆叠在衬底上方并且与源极/漏极部件接触；栅电极层，围绕多个半导体层的每个的部分；第一介电间隔件，与多个半导体层的最顶部半导体层的第一侧接触；以及第二介电间隔件，与多个半导体层的最顶部半导体层的第二侧接触。本申请的实施例还涉及半导体器件结构及其形成方法。
-
公开(公告)号：CN118825022A
公开(公告)日：2024-10-22
申请号：CN202410849215.4
申请日：2024-06-27
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/088 , H01L29/06 , H01L29/423 , H01L21/8234 , H01L21/82
Abstract: 集成电路包括：晶体管，包括多个堆叠沟道。第一介电壁结构定位在堆叠沟道的第一横向侧上。第二介电壁结构定位在堆叠沟道的第二横向侧上。介电主结构定位在顶部沟道之上。栅电极包括在第二介电壁结构和堆叠沟道之间垂直延伸的垂直柱。栅电极包括从堆叠沟道之间的垂直柱横向延伸的指状件部分。本申请的实施例还涉及形成集成电路的方法。
-
公开(公告)号：CN118412352A
公开(公告)日：2024-07-30
申请号：CN202410402153.2
申请日：2024-04-03
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/088 , H01L21/8234
Abstract: 根据本公开实施例的半导体器件包括：第一基底鳍和第二基底鳍，从衬底延伸；隔离部件，设置在第一基底鳍和第二基底鳍之间；第一伪外延层，设置在第一基底鳍上；第二伪外延层，设置在第二基底鳍上；第一绝缘层，位于第一伪外延层上方；第二绝缘层，位于第二伪外延层上方；第一源极/漏极部件，设置在第一绝缘层上；以及第二源极/漏极部件，设置在第二绝缘层上。从第一基底鳍的顶面测量的第一伪外延层的厚度小于从第二基底鳍的顶面测量的第二伪外延层的厚度。本申请的实施例还涉及半导体结构及其形成方法。
-
Patent Agency Ranking
公开(公告)号：CN114975435A
公开(公告)日：2022-08-30
申请号：CN202210320257.X
申请日：2022-03-29
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/088 , H01L29/06 , B82Y40/00
Abstract: 一种集成电路，包括在基板上的第一纳米片晶体管及第二纳米片晶体管。第一纳米片晶体管及第二纳米片晶体管各包括栅电极。栅电极隔离结构从基板栅电极之间的背面延伸。栅极隔离结构将第一栅电极与第二栅电极彼此物理和电性隔离。
-
公开(公告)号：CN114639637A
公开(公告)日：2022-06-17
申请号：CN202210096337.1
申请日：2022-01-26
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234 , H01L27/088
Abstract: 本公开涉及隔离结构和在场效应晶体管中形成该结构的方法。一种半导体结构包括：布置在衬底上方的半导体层的堆叠；布置在半导体层的堆叠上方并且与其交错的金属栅极结构，金属栅极结构包括布置在栅极介电层上方的栅极电极；布置在半导体层的堆叠的第一侧壁附近的第一隔离结构，其中栅极介电层填充第一隔离结构和半导体层的堆叠的第一侧壁之间的空间；以及布置在半导体层的堆叠的第二侧壁附近的第二隔离结构，其中栅极电极填充第二隔离结构和半导体层的堆叠的第二侧壁之间的空间。
-
公开(公告)号：CN114551355A
公开(公告)日：2022-05-27
申请号：CN202210098495.0
申请日：2022-01-27
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234 , H01L27/088
Abstract: 提供了半导体器件、半导体结构及其形成方法。在一个实施例中，半导体器件包括第一晶体管和第二晶体管。第一晶体管包括两个第一源极/漏极部件和第一数量的纳米结构，第一数量的纳米结构彼此垂直堆叠并且在两个第一源极/漏极部件之间纵向延伸。第二晶体管包括两个第二源极/漏极部件和第二数量的纳米结构，第二数量的纳米结构彼此垂直堆叠并且在两个第二源极/漏极部件之间纵向延伸。
-
公开(公告)号：CN114078953A
公开(公告)日：2022-02-22
申请号：CN202111147395.4
申请日：2021-09-29
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/06 , H01L21/336 , H01L29/78
Abstract: 公开了半导体结构及其制造方法。示例性制造方法包括：提供工件，该工件包括衬底、衬底上方的隔离部件、穿过隔离部件突出的第一鳍形结构以及穿过隔离部件突出的第二鳍形结构；在第一鳍形结构和第二鳍形结构之间形成介电鳍；以及分别在第一鳍形结构和第二鳍形结构上方形成第一栅极结构和第二栅极结构。示例性制造方法也包括：从工件的背侧蚀刻隔离部件以形成暴露介电鳍的沟槽；从工件的背侧蚀刻介电鳍以形成延伸沟槽；以及在延伸沟槽上方沉积密封层。密封层覆盖第一栅极结构和第二栅极结构之间的气隙。本申请的实施例还涉及半导体器件及其形成方法。
-
公开(公告)号：CN113380794A
公开(公告)日：2021-09-10
申请号：CN202110587617.8
申请日：2021-05-27
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/088 , H01L27/092 , H01L21/8234 , H01L21/8238
Abstract: 本文公开的栅极切割技术形成栅极隔离鳍，以在形成多栅极器件之前，特别是在形成多栅极器件的金属栅极之前，将多栅极器件的金属栅极彼此隔离。示例性器件包括：第一多栅极器件，具有第一源极/漏极部件和围绕第一沟道层的第一金属栅极；以及第二多栅极器件，具有第二源极/漏极部件和围绕第二沟道层的第二金属栅极。将第一金属栅极和第二金属栅极分隔开的栅极隔离鳍包括具有第一介电常数的第一介电层和设置在第一介电层上方的具有第二介电常数的第二介电层。第二介电常数小于第一介电常数。栅极隔离端帽可以设置在栅极隔离鳍上，以提供额外的隔离。本申请的实施例还涉及半导体器件及其形成方法。
-
-
-
-
-
-
-
-
-
Search Results
63
records
(took 0.057 seconds)
