公开(公告)号：CN113363215B

公开(公告)日：2024-10-29

申请号：CN202110578143.0

申请日：2021-05-26

申请人： 台湾积体电路制造股份有限公司

发明人： 苏焕杰 ,  庄正吉 ,  张尚文 ,  邱奕勋 ,  王培宇 ,  蔡庆威 ,  王志豪

IPC分类号： H01L21/8238 ,  H01L27/092

摘要： 本发明的实施例公开了半导体器件及其形成方法。在一个实施例中，一种半导体器件包括：电源轨接触件；位于电源轨接触件上的隔离区；位于隔离区上的第一电介质鳍；邻近隔离区和电源轨接触件的第二电介质鳍；位于第二电介质鳍上的第一源极/漏极区；位于第一源极/漏极区和第一电介质鳍之间的源极/漏极接触件，源极/漏极接触件连接到第一源极/漏极区和电源轨接触件。

公开(公告)号：CN118825022A

公开(公告)日：2024-10-22

申请号：CN202410849215.4

申请日：2024-06-27

申请人： 台湾积体电路制造股份有限公司

发明人： 黄咸志 ,  陈冠霖 ,  张家豪 ,  朱熙甯 ,  江国诚 ,  王志豪

IPC分类号： H01L27/088 ,  H01L29/06 ,  H01L29/423 ,  H01L21/8234 ,  H01L21/82

摘要： 集成电路包括：晶体管，包括多个堆叠沟道。第一介电壁结构定位在堆叠沟道的第一横向侧上。第二介电壁结构定位在堆叠沟道的第二横向侧上。介电主结构定位在顶部沟道之上。栅电极包括在第二介电壁结构和堆叠沟道之间垂直延伸的垂直柱。栅电极包括从堆叠沟道之间的垂直柱横向延伸的指状件部分。本申请的实施例还涉及形成集成电路的方法。

公开(公告)号：CN113054020B

公开(公告)日：2024-09-17

申请号：CN202011635510.8

申请日：2020-12-31

申请人： 台湾积体电路制造股份有限公司

发明人： 黄麟淯 ,  张家豪 ,  庄正吉 ,  王志豪 ,  蔡庆威 ,  程冠伦

IPC分类号： H01L29/78 ,  H01L29/06 ,  H01L29/10 ,  H01L21/336 ,  H01L29/423

摘要： 本申请的实施例公开了一种具有空气间隔件和空气封盖的半导体器件及其制造方法。该半导体器件包括衬底和在该衬底上设置的鳍结构。鳍结构包括第一鳍部分和第二鳍部分。该半导体器件还包括在该第一鳍部分上设置的源极/漏极(S/D)区域、在该S/D区域上设置的接触结构、在该第二鳍部分上设置的栅极结构、在该栅极结构的侧壁和接触结构之间设置的空气间隔件、在该栅极结构上设置的封盖密封件、以及在该栅极结构的顶面和封盖密封件之间设置的空气封盖。

公开(公告)号：CN118412352A

公开(公告)日：2024-07-30

申请号：CN202410402153.2

申请日：2024-04-03

申请人： 台湾积体电路制造股份有限公司

发明人： 陈冠霖 ,  江国诚 ,  朱熙甯 ,  郑嵘健 ,  王志豪

IPC分类号： H01L27/088 ,  H01L21/8234

摘要： 根据本公开实施例的半导体器件包括：第一基底鳍和第二基底鳍，从衬底延伸；隔离部件，设置在第一基底鳍和第二基底鳍之间；第一伪外延层，设置在第一基底鳍上；第二伪外延层，设置在第二基底鳍上；第一绝缘层，位于第一伪外延层上方；第二绝缘层，位于第二伪外延层上方；第一源极/漏极部件，设置在第一绝缘层上；以及第二源极/漏极部件，设置在第二绝缘层上。从第一基底鳍的顶面测量的第一伪外延层的厚度小于从第二基底鳍的顶面测量的第二伪外延层的厚度。本申请的实施例还涉及半导体结构及其形成方法。

公开(公告)号：CN113314523B

公开(公告)日：2024-07-16

申请号：CN202011412478.7

申请日：2020-12-03

申请人： 台湾积体电路制造股份有限公司

发明人： 朱龙琨 ,  黄懋霖 ,  徐崇威 ,  余佳霓 ,  江国诚 ,  王志豪

IPC分类号： H01L27/088 ,  H01L27/092 ,  H01L21/8234 ,  H01L21/8238

摘要： 本申请的实施例提供了具有第一全环栅(GAA)晶体管、第二GAA晶体管和第三GAA晶体管的半导体。第一(GAA)晶体管包括多个第一沟道构件、位于多个第一沟道构件上方的栅极介电层、位于栅极介电层上方的第一功函数层以及位于第一功函数层上方的胶层。第二GAA晶体管包括多个第二沟道构件、位于多个第二沟道构件上方的界面层、位于界面层上方的栅极介电层、位于栅极介电层上方并与栅极介电层接触的第二功函数层、位于第二功函数层上方并与第二功函数层接触的第一功函数层以及位于第一功函数层上方的胶层。第三GAA晶体管包括多个第三沟道构件、位于多个第三沟道构件上方的栅极介电层以及位于栅极介电层上方的胶层。根据本申请的其他实施例，还提供了制造半导体器件的方法。

公开(公告)号：CN118280839A

公开(公告)日：2024-07-02

申请号：CN202410262143.3

申请日：2024-03-07

申请人： 台湾积体电路制造股份有限公司

发明人： 姚茜甯 ,  张家豪 ,  陈仕承 ,  王志豪 ,  蔡佳澄 ,  江国诚 ,  林志昌 ,  张荣宏 ,  庄宗翰

IPC分类号： H01L21/336 ,  H01L29/78

摘要： 根据本申请的一些实施例，公开了一种半导体器件和制造该半导体器件的方法。该方法包括：在衬底上形成多晶硅结构，在多晶硅结构上沉积第一间隔件层，在第一间隔件层上沉积第二间隔件层，在衬底上形成S/D区，去除第二间隔件层，在第一间隔件层上和S/D区上沉积第三间隔件层，在第三间隔件层上沉积ESL，在蚀刻停止层上沉积ILD层，并且用围绕纳米结构层的栅极结构替换多晶硅结构。

公开(公告)号：CN118231255A

公开(公告)日：2024-06-21

申请号：CN202410215873.8

申请日：2024-02-27

申请人： 台湾积体电路制造股份有限公司

发明人： 范韵如 ,  谌俊元 ,  苏焕杰 ,  王志豪

IPC分类号： H01L21/336 ,  H01L29/78 ,  H01L27/088 ,  H01L21/82

摘要： 本申请的实施例公开了半导体结构及其形成方法。形成半导体结构的方法包括在半导体层上形成鳍，在鳍的侧壁上沉积隔离部件，使鳍的部分凹陷以形成暴露半导体层的顶面的第一沟槽，在第一沟槽中形成牺牲部件，在牺牲部件上形成外延部件，暴露牺牲部件的底面，去除所述牺牲部件以形成暴露所述外延部件的底面的第二沟槽，并在所述第二沟槽中形成导电部件。导电部件电耦合到外延部件。

公开(公告)号：CN118173560A

公开(公告)日：2024-06-11

申请号：CN202311694599.9

申请日：2023-12-11

申请人： 台湾积体电路制造股份有限公司

发明人： 饶孟桓 ,  谌俊元 ,  苏焕杰 ,  王志豪

IPC分类号： H01L27/092 ,  H01L21/8238

摘要： 提供了半导体结构及其形成方法。根据本公开实施例的半导体结构包括：半导体主体的沟道区域，升高至隔离部件之上；栅极结构，包裹在沟道区域上方；源极/漏极部件，与沟道区域的侧壁接触；背侧硅化物层，设置在源极/漏极部件的底面上；以及背侧接触部件，延伸穿过隔离部件以接触背侧硅化物层的底面。背侧接触部件的侧壁通过第一背侧接触蚀刻停止层(CESL)和第二背侧CESL与隔离部件间隔开。

公开(公告)号：CN111092053B

公开(公告)日：2023-12-29

申请号：CN201911005905.7

申请日：2019-10-22

申请人： 台湾积体电路制造股份有限公司

发明人： 黄麟淯 ,  游力蓁 ,  王圣璁 ,  游家权 ,  张家豪 ,  林天禄 ,  林佑明 ,  王志豪

IPC分类号： H01L21/8234 ,  H01L27/088 ,  H01L21/768

摘要： 根据本申请的实施例，提供了形成集成电路结构的方法，包括在晶体管的源极/漏极区域上方形成电连接至源极/漏极区域的第一源极/漏极接触插塞，形成与栅极堆叠件重叠的第一介电硬掩模，使第一源极/漏极接触插塞凹进以形成第一凹槽，在第一凹槽中形成第二介电硬掩模，使层间介电层凹进以形成第二凹槽，以及在第二凹槽中形成第三介电硬掩模。第三介电硬掩模接触第一介电硬掩模和第二介电硬掩模。本申请的实施例还提供了其他形成集成电路结构的方法以及集成电路结构。

公开(公告)号：CN109427774B

公开(公告)日：2023-09-08

申请号：CN201711170824.3

申请日：2017-11-22

申请人： 台湾积体电路制造股份有限公司

发明人： 江国诚 ,  程冠伦 ,  王志豪

IPC分类号： H01L27/088 ,  H01L21/8234

摘要： 一种半导体元件，包括半导体基板、自半导体基板向上延伸的第一及第二元件鳍片、及设置在半导体基板上及在第一与第二元件鳍片之间的填充鳍片，第一元件鳍片及第二元件鳍片沿一第一方向纵向延伸。填充鳍片包含介电材料且沿第一方向延伸，填充鳍片具有凹口。半导体元件进一步包括自第一元件鳍片的通道区域穿过凹口连续地延伸至第二元件鳍片的通道区域的第一栅极结构。