公开(公告)号：CN117855253B

公开(公告)日：2024-05-28

申请号：CN202410197317.2

申请日：2024-02-22

申请人： 深圳天狼芯半导体有限公司

发明人： 刘涛

IPC分类号： H01L29/06 ,  H01L29/78 ,  H01L21/336 ,  H01L27/088

摘要： 本申请属于功率器件技术领域，提供了一种屏蔽栅MOS器件及其制备方法、芯片，在衬底层的正面形成凹形结构的N型漂移区，N型漂移区的凹槽内形成屏蔽栅多晶硅层和栅极多晶硅层，栅极多晶硅层位于屏蔽栅多晶硅层的上方，且栅极介质层分别包裹屏蔽栅多晶硅层和栅极多晶硅层，第一P型岛区、第二P型岛区形成于栅极介质层的两侧，第一高K介质层和第二高K介质层形成于栅极介质层的两侧，通过在N型漂移区形成P型岛区和高K介质层，由第一高K介质层和第二高K介质层形成高电场，拉高器件内互联区域的低电场，并由第一P型岛区、第二P型岛区对屏蔽栅进行辅助耗尽，减弱底部的栅极介质层的电场，进一步提高器件的电场，提升器件的耐压。

公开(公告)号：CN117497421B

公开(公告)日：2024-04-19

申请号：CN202311846960.5

申请日：2023-12-29

申请人： 深圳天狼芯半导体有限公司

发明人： 贺俊杰

IPC分类号： H01L21/336 ,  H01L29/06 ,  H01L29/78

摘要： 本申请属于功率器件技术领域，提供了一种具有隔绝结构的超结MOSFET及其制备方法、芯片，在N型漂移层的两侧分别形成第一P柱和第二P柱，用以提高器件的击穿电压，并在第一P型体区与第一P柱之间形成第一绝缘介质层，在第二P型体区与第二P柱之间形成第二绝缘介质层，从而在器件两侧形成隔绝结构，可以显著降低器件内体二极管的反向恢复电流，降低器件在电路中的功耗损失。

公开(公告)号：CN117747657A

公开(公告)日：2024-03-22

申请号：CN202410177833.9

申请日：2024-02-08

申请人： 深圳天狼芯半导体有限公司

发明人： 古佳茜

IPC分类号： H01L29/778 ,  H01L29/06 ,  H01L21/335

摘要： 本发明提供一种具有high‑k/low‑k复合介质结构的AlGaN/GaN HEMT及制备方法，该AlGaN/GaN HEMT包括：高K介质层所述高K介质层位于缓冲层中并被缓冲层和衬底包覆。本发明在缓冲层中引入了高K介质和低K介质的复合介质结构，高K介质和低K介质的复合介质结构能够改变电场分布从而提高器件的击穿电压，还增加了背势垒层，背势垒层可以提高沟道到缓冲层的电子势垒高度，从而降低AlGaN/GaN HEMT器件缓冲层的背景载流子浓度并抑制沟道电子向势垒层扩散，从而减小流经器件缓冲层的泄漏电流，提高耐压能力。在相同栅源电压下，AlxGa1‑xN缓冲层的Al组分越高器件的泄漏电流越低，从而器件的击穿电压越高。

公开(公告)号：CN117727775A

公开(公告)日：2024-03-19

申请号：CN202410177832.4

申请日：2024-02-08

申请人： 深圳天狼芯半导体有限公司

发明人： 古佳茜

IPC分类号： H01L29/40 ,  H01L29/778 ,  H01L21/335

摘要： 本发明提供一种具有梳状源极场板提高耐压的GaN HEMT及制备方法，该GaN HEMT包括：梳状源极场板；所述梳状源极场板位于栅极和漏极之间；所述梳状源极场板的第一端与源极连接并延伸至栅极上方，第二端位于栅极和漏极之间并被钝化层包覆；所述梳状源极场板的第二端包括至少一个延伸部。本发明在栅极和源极之间引入了源极场板，并将源极场板的第二端设置为梳状，通过在源场板有效长度下方的钝化层蚀刻沟槽，并在沟槽中填充金属形成梳状的源场板结构，可以在每个沟槽中金属右侧下方都形成新的沟道电场峰，因此梳状结构的场板具有更加优异的电势线调制作用，获得更加均匀沟道电场分布，从而具有更好的阻断能力。

公开(公告)号：CN117497601A

公开(公告)日：2024-02-02

申请号：CN202311835796.8

申请日：2023-12-28

申请人： 深圳天狼芯半导体有限公司

发明人： 乔凯

IPC分类号： H01L29/78 ,  H01L29/06 ,  H01L29/16 ,  H01L21/336

摘要： 一种平面型碳化硅晶体管的结构、制造方法及电子设备，属于半导体技术领域，包括左右对称的两个栅源结构、衬底、漂移层、第一有源区以及多个第二有源，左右对称的切面为矢状面；漂移层设置于衬底的上表面；两个栅源结构和第一有源区均位于漂移层的上表面且间隔设置；栅源结构包括第一阱、第一有源层和栅极结构；第一阱设置于漂移层的上表面；第一阱与矢状面设置预设距离；第一有源层设置于第一阱中且位于第一阱上表面；栅极结构覆盖第一阱的顶部；多个第二有源层设置于两个栅极结构之间；衬底、第二有源层和第一阱的为第一类型；漂移层、第一有源区和第一有源层为第二类型；减小导通损耗和芯片面积，增大可靠性和电流密度，简化工艺。

公开(公告)号：CN117497580A

公开(公告)日：2024-02-02

申请号：CN202311846517.8

申请日：2023-12-29

申请人： 深圳天狼芯半导体有限公司

发明人： 蔡文哲

IPC分类号： H01L29/739 ,  H01L29/06 ,  H01L29/16 ,  H01L21/331

摘要： 本申请属于功率器件技术领域，提供了一种异质结碳化硅IGBT器件及其制备方法、芯片，其中，碳化硅P型掺杂层和碳化硅衬底层位于缓冲层与漏极金属层之间，N型碳化硅漂移层位于缓冲层上，N型碳化硅漂移层的水平部上设有P柱；P型重掺杂层位于P柱与肖特基金属层之间，N型阻挡层位于N型碳化硅漂移层的垂直部与P型基层之间，第一P型源区和第一N型源区位于P型重掺杂层与源极金属层之间，通过设置N型阻挡层与肖特基金属层之间形成肖特基接触，且肖特基金属层与源极金属层接触，可以提升器件的击穿电压，并且改善器件的快恢复特性。

公开(公告)号：CN117497578A

公开(公告)日：2024-02-02

申请号：CN202311824666.4

申请日：2023-12-28

申请人： 深圳天狼芯半导体有限公司

发明人： 蔡文哲

IPC分类号： H01L29/739 ,  H01L23/373 ,  H01L29/06 ,  H01L29/165 ,  H01L21/331

摘要： 本发明提供一种具有低漏电的IGBT及制备方法，该IGBT包括：异质结衬底；所述异质结衬底包括基底和第一N+缓冲层；所述基底位于所述第一N+缓冲层下方并与所述第一N+缓冲层邻接；所述第一N+缓冲层位于漂移层与基底之间并与所述漂移层邻接。本发明将传统的硅衬底替换为了禁带宽度更高、导热性能更好的材料，例如碳化硅材料，因为第三代半导体材料碳化硅具有带隙宽、击穿场强高、热导率高、饱和电子迁移速率高、物理化学性能稳定等特性，可适用于高温，高频环境，并且本发明在碳化硅层上方引入了N型重掺杂层作为缓冲层，硅基N+掺杂层能够形成一个电子阱，从而进一步减弱衬底端的漏电现象，降低器件整体的热效应。

公开(公告)号：CN117476773A

公开(公告)日：2024-01-30

申请号：CN202311824667.9

申请日：2023-12-28

申请人： 深圳天狼芯半导体有限公司

发明人： 蔡文哲

IPC分类号： H01L29/78 ,  H01L29/165 ,  H01L23/373 ,  H01L21/336

摘要： 本发明提供一种具有低漏电的LDMOS及制备方法，该LDMOS包括：异质结衬底；所述异质结衬底包括基底和N+缓冲层；所述基底位于所述N+缓冲层下方并与所述N+缓冲层邻接；所述N+缓冲层位于漂移层与基底之间并与所述漂移层和体区邻接，本发明将传统的硅衬底替换为了禁带宽度更高、导热性能更好的材料，例如碳化硅材料，因为第三代半导体材料碳化硅具有带隙宽、击穿场强高、热导率高、饱和电子迁移速率高、物理化学性能稳定等特性，可适用于高温，高频环境，碳化硅具有更大的禁带宽度和更高的临界击穿场强，并且本发明在碳化硅层上方引入了N型重掺杂层作为缓冲层，N+掺杂层能够形成一个电子阱，从而进一步减弱衬底端的漏电现象，降低器件整体的热效应。

公开(公告)号：CN117476458A

公开(公告)日：2024-01-30

申请号：CN202311834083.X

申请日：2023-12-28

申请人： 深圳天狼芯半导体有限公司

发明人： 原一帆

IPC分类号： H01L21/331 ,  H01L29/739

摘要： 本申请属于功率器件技术领域，提供了一种逆导绝缘栅双极晶体管及其制备方法、芯片，其中，N型漂移层的正面依次形成有空穴势垒层、P型阱区，P型阱区上形成与发射极接触的第一P型重掺杂区和第一N型重掺杂区，N型漂移层的背面形成与集电极接触的N型集电区和P型集电区，多晶硅层通过栅极介质层与空穴势垒层、P型阱区、第一N型重掺杂区以及发射极隔离，通过设置N型集电区与集电极之间形成肖特基接触，可以降低空穴势垒层的高度，增加N型集电区的导通电势，有利于逆导绝缘栅双极晶体管在反向导通时排出空穴，从而消除器件存在电压回跳的问题。

公开(公告)号：CN117438463A

公开(公告)日：2024-01-23

申请号：CN202310878125.3

申请日：2023-07-18

申请人： 深圳天狼芯半导体有限公司

发明人： 吴龙江

IPC分类号： H01L29/78 ,  H01L29/06 ,  H01L29/417 ,  H01L21/336

摘要： 本发明公开了一种适用于并联应用的集成SBD二极管的VDMOSFET，包括：第一阱区和多个SBD金属板；所述第一阱区位于第二阱区和第三阱区之间，所述第二阱区和第三阱区上沉积有源极金属；所述第一阱区的第一位置上沉积有所述多个SBD金属板；所述SBD金属板之间存在间隔，所述多个SBD金属板在所述第一阱区表面上的投影面积之和与所述第一阱区表面的面积之比满足预设范围；所述第一阱区的第二位置中掺杂有P离子，用于形成PN二极管，以降低SBD二极管的导通电压。本发明能够对抗工艺窗口变异的器件结构，适用于并联的大电流应用，提高并联时器件的抗浪涌电流能力，避免损坏器件。