公开(公告)号：CN118825078A

公开(公告)日：2024-10-22

申请号：CN202411288760.7

申请日：2024-09-14

申请人： 深圳天狼芯半导体有限公司

发明人： 乔凯

IPC分类号： H01L29/78 ,  H01L29/06 ,  H01L29/423 ,  H01L27/07 ,  H01L21/336 ,  H01L21/28

摘要： 本申请属于功率器件技术领域，提供了一种积累型沟道碳化硅MOS器件及其制备方法、芯片，通过设置N型碳化硅漂移层具有凸起结构，栅极多晶硅层由栅极介质层包裹，且栅极介质层形成于N型碳化硅漂移层第一侧的水平部上；P型重掺杂区形成于N型碳化硅漂移层第二侧的水平部上，且与栅极介质层之间由凸起结构隔离；N型多晶硅层形成于N型碳化硅漂移层的凸起结构上，且与N型多晶硅层之间形成异质结；由源极层与栅极介质层、N型多晶硅层、P型重掺杂区接触，通过采用单极异质结二极管，将其与MOSFET的沟道区域结合，使得器件具有单极性二极管的优势，并且在不增加器件面积，不影响阻断能力的情况下，提高了器件的反向续流能力。

公开(公告)号：CN118800809A

公开(公告)日：2024-10-18

申请号：CN202411288916.1

申请日：2024-09-14

申请人： 深圳天狼芯半导体有限公司

发明人： 乔凯

IPC分类号： H01L29/78 ,  H01L29/06 ,  H01L21/336

摘要： 本申请属于功率器件技术领域，提供了一种半超结碳化硅MOS器件及其制备方法、芯片，通过在N型漂移层的左侧部上设置P型阱区，在N型漂移层的右侧部上设置P型重掺杂区，N型漂移层的凹槽内形成绝缘介质柱，且由P型屏蔽区将绝缘介质柱与N型漂移层隔离，不影响器件的漏源击穿电压情况下，可以允许N型漂移层具有较高的掺杂浓度，使得器件可以具有较优的比导通电阻，同时，P型屏蔽区可以钳位饱和电流，在不影响导通电阻的情况下提高器件的抗短路能力。

公开(公告)号：CN118231456B

公开(公告)日：2024-09-24

申请号：CN202410592069.1

申请日：2024-05-14

申请人： 深圳天狼芯半导体有限公司

发明人： 乔凯

IPC分类号： H01L29/423 ,  H01L29/78 ,  H01L21/336

摘要： 本申请属于功率器件技术领域，提供了一种碳化硅沟槽MOS器件及其制备方法、芯片，由电荷存储层与第二P型重掺杂层组成凹形结构，并在凹形结构内形成栅极介质层，通过在栅极介质层内设置与源极层接触的L形结构的分裂栅，并在分裂栅的水平部上设置互不接触的栅极，使得L形结构的分裂栅在器件正常工作时会在电荷存储层一侧感应出空穴，拓宽栅极沟槽底部的耗尽区，使此处电场降低，同时L型分裂栅极实现了栅极和源极解耦，提升了器件的高频性能和短路能力。

公开(公告)号：CN118630039A

公开(公告)日：2024-09-10

申请号：CN202411095978.0

申请日：2024-08-12

申请人： 深圳天狼芯半导体有限公司

发明人： 原一帆

IPC分类号： H01L29/06 ,  H01L29/739 ,  H01L21/331

摘要： 本申请属于功率器件技术领域，提供了一种改善开关损耗的超结IGBT器件及其制备方法、芯片，通过在发射极与P型漂移区之间，且栅极介质层的一侧设置、第一电荷存储区、P型阱区、第一P型重掺杂区，可以在器件开启时利用栅极电压耗尽P型阱区达到阻挡空穴的目的，并且在器件关断时使空穴流出，改善了超结IGBT器件的导通和关断损耗。

公开(公告)号：CN118198113B

公开(公告)日：2024-08-16

申请号：CN202410592344.X

申请日：2024-05-14

申请人： 深圳天狼芯半导体有限公司

发明人： 乔凯

IPC分类号： H01L29/423 ,  H01L29/06 ,  H01L29/78 ,  H01L21/336

摘要： 本申请属于功率器件技术领域，提供了一种碳化硅接地结MOS器件及其制备方法、芯片，由P型屏蔽层与电荷存储层组成凹形结构，并在凹形结构内形成栅极介质层，通过在栅极介质层内设置与源极层接触的L形结构的分裂栅，并在分裂栅的水平部上设置互不接触的栅极，使得L形结构的分裂栅在器件正常工作时会在电荷存储层一侧感应出空穴，拓宽栅极沟槽底部的耗尽区，使此处电场降低。在P型屏蔽层与N型漂移层之间形成与电荷存储层接触的P型接地结区，同时L型分裂栅极实现了栅极源极解耦，提升了器件的高频性能和短路能力。

公开(公告)号：CN117476459B

公开(公告)日：2024-08-16

申请号：CN202311834326.X

申请日：2023-12-28

申请人： 深圳天狼芯半导体有限公司

发明人： 原一帆

IPC分类号： H01L21/331 ,  H01L29/739

摘要： 本申请属于功率器件技术领域，提供了一种高介电逆导绝缘栅双极晶体管及其制备方法、芯片，其中，N型漂移层的正面依次形成有空穴势垒层、P型阱区，P型阱区上形成与发射极接触的第一P型重掺杂区和第一N型重掺杂区，N型漂移层的背面形成电势截止层以及与集电极接触的N型集电区和P型集电区，多晶硅层通过栅极介质层与空穴势垒层、P型阱区、第一N型重掺杂区以及发射极隔离，通过在多晶硅层的底部形成高K介质层，可以调节N型漂移层内的电场分布，在相同的击穿电压下，漂移层内可以通过设计更高的掺杂浓度降低漂移层中的导通电阻，进而改善器件内的电压回跳现象，还可以通过高K介质层使得漂移层可以更快耗尽，降低了器件的关断损耗。

公开(公告)号：CN117497410B

公开(公告)日：2024-08-02

申请号：CN202311835190.4

申请日：2023-12-28

申请人： 深圳天狼芯半导体有限公司

发明人： 原一帆

IPC分类号： H01L21/331 ,  H01L29/739

摘要： 本申请属于功率器件技术领域，提供了一种RC‑LIGBT及其制备方法、芯片，在SOI晶圆衬底的正面形成N型漂移层，在N型漂移层上形成P型阱区、电势截止层，在P型阱区上形成第一P型掺杂区、第二P型掺杂区、第一N型掺杂区、第二N型掺杂区、第三N型掺杂区，并将P型阱区划分为第一P型浮柱、第二P型浮柱以及第三P型浮柱，在电势截止层上形成P型集电区，形成发射极和集电极，其中集电极与P型集电区和N型集电区接触，通过设置N型集电区与集电极之间为肖特基接触，可以使得器件导通的初始阶段，增加N型集电区的导通电势，解决了器件存在的电压回弹的问题。

公开(公告)号：CN117497409B

公开(公告)日：2024-08-02

申请号：CN202311834862.X

申请日：2023-12-28

申请人： 深圳天狼芯半导体有限公司

发明人： 原一帆

IPC分类号： H01L21/331 ,  H01L29/739 ,  H01L29/165

摘要： 本申请属于功率器件技术领域，提供了一种异质结逆导绝缘栅双极晶体管及其制备方法、芯片，其中，N型漂移层的正面依次形成有空穴势垒层、P型阱区，P型阱区上形成与发射极接触的第一P型重掺杂区和第一N型重掺杂区，N型漂移层的背面形成电势截止层、碳化硅掺杂层，以及与集电极接触的N型集电区和P型集电区，多晶硅层通过栅极介质层与空穴势垒层、P型阱区、第一N型重掺杂区以及发射极隔离，通过设置碳化硅掺杂层与电势截止层之间为异质结结构，且碳化硅掺杂层与N型集电区之间为异质结结构，可以提高器件内的内建电势，使得其内建电势大于P型集电区与电势截止层之间的内建电势，从而消除器件内的电压回跳现象。

公开(公告)号：CN118367016A

公开(公告)日：2024-07-19

申请号：CN202410592712.0

申请日：2024-05-14

申请人： 深圳天狼芯半导体有限公司

发明人： 乔凯

IPC分类号： H01L29/423 ,  H01L29/78 ,  H01L21/336

摘要： 本申请属于功率器件技术领域，提供了一种碳化硅分裂栅MOS器件及其制备方法、芯片，由电荷存储层与第二P型重掺杂层组成凹形结构，并在凹形结构内形成栅极介质层，通过在栅极介质层内设置与源极层接触的T形结构的分裂栅，并在分裂栅的水平部上设置互不接触的栅极，N型掺杂层形成于电荷存储层与栅极介质层之间，使得T形结构的分裂栅在器件正常工作时会在电荷存储层一侧感应出空穴，拓宽栅极沟槽底部的耗尽区，使此处电场降低，同时T形结构的分裂栅极实现了栅极和源极解耦，提升了器件的高频性能和短路能力。

公开(公告)号：CN112487747B

公开(公告)日：2024-07-19

申请号：CN202011364363.5

申请日：2020-11-27

申请人： 深圳天狼芯半导体有限公司

发明人： 曾健忠

IPC分类号： G06F30/367 ,  G06F119/18

摘要： 本申请适用于集成电路设计及版图领域，提供了功率元件仿真方法及装置，包括：首先获取矩形器件模型和矩形器件模型参数；然后迭加矩形器件模型以构建功率器件；再将矩形器件模型参数和功率器件相关联；最后根据矩形器件模型参数对功率器件进行仿真，从而避免了内插法或外插法的数值运算去推算功率器件电参数所产生的误差，提高功率元件的电参数仿真的准确性。