一种硫系阈值转变器件的仿真电路

    公开(公告)号:CN118966118A

    公开(公告)日:2024-11-15

    申请号:CN202411017907.9

    申请日:2024-07-29

    IPC分类号: G06F30/367 H03K17/28

    摘要: 本申请提供了一种硫系阈值转变器件的仿真电路,属于电子仿真技术领域,仿真电路包括:阈值切换模块、阈值比较模块、延时模块和阻变模块;阈值切换模块用于在数据选择端输入的阈值比较模块的输出电压驱动下,选择两输入端中的一个输入端的输入电压传输至阈值比较模块的反相输入端;阈值比较模块用于比较同相输入端与反相输入端的电压,输出不同的输出电压;延时模块用于通过对阈值比较模块的输出电压在时域波形上进行延时,输出阻变控制电压;阻变模块用于受到阻变控制电压调控,模拟硫系阈值转变器件的阈值转变过程。本申请能够很好契合实际器件的直流和脉冲特性,具有电路结构简单,仿真精度高以及高效可靠的特点。

    一种氮化硅电荷俘获型忆阻器及其制备方法

    公开(公告)号:CN118613146A

    公开(公告)日:2024-09-06

    申请号:CN202410756219.8

    申请日:2024-06-13

    IPC分类号: H10N70/20 H10N70/00

    摘要: 本申请公开了一种氮化硅电荷俘获型忆阻器及其制备方法,其中,该忆阻器中的功能层设置为三层,上下两层为SiO2,中间层为SiNX;忆阻器通过低温退火工艺处理,使得功能层中的SiNX形成硅悬挂键,硅悬挂键为俘获和释放电荷的陷阱;忆阻器利用电荷在SiNX陷阱中的俘获和释放机制实现电阻的变化。本申请提供的忆阻器没有导电丝随机性生长带来的一致性问题,且不需要大电压Forming过程,具有较高的一致性和应用前景;并且该忆阻器可实现可靠的多值存储和脉冲突触特性;另外,采用氮化硅作为核心阻变材料,具有成本低、易获取、与CMOS工艺更加兼容的优点。

    一种相变储存材料中掺杂材料与基体材料的选配方法

    公开(公告)号:CN114912253B

    公开(公告)日:2024-07-19

    申请号:CN202210423142.3

    申请日:2022-04-21

    IPC分类号: G06F30/20 G16C60/00 H10N70/20

    摘要: 本发明提供了一种相变储存材料中掺杂材料与基体材料的选配方法,属于相变存储技术领域,其依次基于以下原则进行选配:基于基体材料低熔点原则,基于掺杂材料择优成键原则,基于掺杂材料间隙掺杂原则,基于自发析出原则选配掺杂元素,基于界面热稳定原则,综合以上原则,选配掺杂元素,采用电热仿真方式预测界面对焦耳热量的影响,热量越高且越集中则认为材料体系越优,采用第一性原理仿真,预测析出相界面对原子迁移的影响,从而预测器件的循环耐久性能。本发明通过理论计算与预测确定材料类型及掺杂效果,可以大幅度减少实验上材料和器件制备工艺、微观分析及器件测试的工作量,节省自析出掺杂相变材料及器件的研发成本,提高研发效率。

    一种人工非尖峰中间神经元器件及其制备方法

    公开(公告)号:CN117156962A

    公开(公告)日:2023-12-01

    申请号:CN202311294770.7

    申请日:2023-10-07

    IPC分类号: H10N70/20 H10N70/00 G06N3/06

    摘要: 本发明提供了一种人工非尖峰中间神经元器件及其制备方法,属于纳米电子器件技术领域,器件包括第一金属层、第一功能层、第二功能层和第二金属层;第一功能层采用重掺杂硅;第二功能层采用CuOx材料;第一金属层与第一功能层形成欧姆接触,第二金属层与第二功能层形成欧姆接触;通过在第一、二金属层上施加不同的电压信号,改变器件电阻状态,模拟非尖峰神经元对信息的过滤作用、对输入信号频率整合、输入信号幅值整合和放大,对模拟信号的传递过程模拟以及对输入信号的自适应响应模拟。本发明的人工非尖峰中间神经元器件能增强人工硬件神经网络中的硬件丰富度,有利于人工神经网络处理更复杂的任务。

    Y分支型相变全光布尔逻辑器件及其全二元逻辑实现方法

    公开(公告)号:CN113628654B

    公开(公告)日:2023-11-07

    申请号:CN202110786681.9

    申请日:2021-07-12

    IPC分类号: G11C13/00 G02F3/00 H03K19/173

    摘要: 本发明公开了一种Y分支型相变全光布尔逻辑器件及其全二元逻辑实现方法,包括一个Y分支结构的波导和覆盖于波导上方的相变功能单元;逻辑实现方法上采用功率较大的光脉冲对相变功能单元进行写入操作,使之升温并产生晶化或非晶化的相变,从而出现两种状态下光学性质上的差异;采用功率较小的光脉冲对相变功能单元的状态进行读取,同时不改变相变材料的状态。通过对输入逻辑信号分别进行定义,以及定义三个操作步骤,可以实现操作方式可重构逻辑,通过分步操作,在该简单结构中实现全16种二元布尔逻辑计算。本发明通过操作方式可重构的解决方法,实现16种二元布尔逻辑计算功能,大大提高了逻辑计算的工作效率。

    单质M元素掺杂的高可靠相变材料、存储器及其制备方法

    公开(公告)号:CN116723758A

    公开(公告)日:2023-09-08

    申请号:CN202310689646.4

    申请日:2023-06-09

    IPC分类号: H10N70/00 H10N70/20 H10B63/10

    摘要: 本发明公开单质M元素掺杂的高可靠相变材料、存储器及其制备方法,属于微纳米电子技术领域。所述相变材料包括:母体材料和掺杂元素,所述掺杂元素为单质M元素,所述M元素为Rb、Sr或者La。本发明提出的三种单质M元素,不仅能提升相变材料非晶热稳定性,还能加速晶化过程,提升SET速度,同时减少相变材料层在相变前后的体积变化,抑制器件内的电迁移,从而实现高速、高稳定、高循环特性的综合性能。

    一种3D NOR FLASH芯片的故障判断方法及系统

    公开(公告)号:CN116129981A

    公开(公告)日:2023-05-16

    申请号:CN202310139066.8

    申请日:2023-02-16

    IPC分类号: G11C29/08 G11C29/12 G11C29/56

    摘要: 本发明提供了一种3D NOR FLASH芯片的故障判断方法及系统,属于信息存储领域,方法包括:S1:对待测闪存芯片进行读写擦磨损,并每隔预设次P/E采集扇区写入时长和扇区擦除时长,连续采集预设条样本;S2:若预设条样本的扇区写入时长均小于扇区写入时长阈值,则判定待测闪存芯片不存在故障,否则转至S3;S3:计算待测闪存芯片的扇区写入时长离散度是否小于扇区写入时长离散度阈值,若小于则判定待测闪存芯片正处于正常工作状态,否则,判定待测闪存芯片处于严重扰动状态,停止工作进行故障检测;本发明提供的故障判断方法不需要频繁采集大量样本,简化了判断流程,更具有实用性。

    一种基于二维电子气的互补型忆阻器及其制备方法

    公开(公告)号:CN113078260B

    公开(公告)日:2023-04-18

    申请号:CN202110245476.1

    申请日:2021-03-05

    IPC分类号: H10N70/20

    摘要: 本发明公开了一种基于二维电子气的互补型忆阻器及其制备方法,属于集成微电子器件技术领域。本发明通过对上下电极进行改进,利用异质结产生的二维电子气作为电极,由于二维电子气的局域传导特性,导致器件上下双极性忆阻器导电丝定向生长,从而可以提高互补型忆阻器的高低阻态和操作电压(Set和Reset电压)的一致性。由于该互补型忆阻器结构阻变开关层采用的是突变异质结一部分,所以器件本身电阻很大,这导致器件操作电流小,具有低功耗的特征。

    一种基于纳米电流通道的相变存储器的制备方法

    公开(公告)号:CN112713242B

    公开(公告)日:2022-08-30

    申请号:CN202011566277.2

    申请日:2020-12-25

    IPC分类号: H01L45/00

    摘要: 本发明公开了一种基于纳米电流通道的相变存储器的制备方法,包括:在衬底上生长第一电极层;在第一电极层上沉积生长绝缘层;利用光刻刻蚀工艺刻蚀绝缘层直到第一电极层,并形成底面为金属电极层的凹槽;在凹槽内制备具有金属晶粒的纳米电流通道层,且金属晶粒贯穿该层厚度;在纳米电流通道层上方沉积相变材料;在相变材料上方沉积第二电极层形成具有纳米电流通道层的相变存储器。本发明通过纳米级导电通道大大减小了相变层与电极层之间的接触面积,并极大地提高了局部接触部位的电流密度,提高了电流在相变层中的产热效率;提高了相变层的电热利用效率;且工艺简单,使得相变存储器能够轻松实现操作功耗降低。