-
公开(公告)号：CN107995782A
公开(公告)日：2018-05-04
申请号：CN201711271093.1
申请日：2017-12-05
Applicant: 晶晨半导体(上海)股份有限公司
IPC: H05K1/11
Abstract: 本发明公开了一种基于CPU内部走线来优化地平面的PCB板，属于PCB板设计技术领域，提供一CPU，CPU包括对应于同一电压值的第一类引脚和多个第二类引脚，于CPU的内部，多个第二类引脚相互连接；多个第二类引脚包括：多个相邻的第一引脚、多个相邻的第二引脚，多个离散的第三引脚，第二引脚邻近第一类引脚；于PCB板内部，第一引脚连接具有上述电压值的电源，第二引脚连接第一类引脚，第三引脚空置。上述技术方案的有益效果是：根据CPU的内部走线来设计PCB板的电源走线，以解决由于PCB板内部的电源走线繁杂导致的电源走线分割地的问题，有利于实现使用2层板制造功能完整的PCB板。
-
公开(公告)号：CN107704071A
公开(公告)日：2018-02-16
申请号：CN201710931229.0
申请日：2017-10-09
Applicant: 晶晨半导体(上海)股份有限公司
IPC: G06F1/32
CPC classification number: G06F1/3234
Abstract: 本发明提供一种应用于ARM系统的分场景合并供电方法，属于ARM系统技术领域，包括：采用一电源电路根据对应不同预设场景的预设供电策略同时为中央处理器和图像处理器供电。本发明的有益效果：采用一个电源电路同时为中央处理器和图像处理器供电，且根据不同场景下中央处理器和图像处理器的功耗特点，利用不同的供电策略统一进行供电，中央处理器和图像处理器的负荷越大，相对于原始的分开供电方法，合并供电的功耗增加约少，相比技术的分开供电模式，节省了一个供电电路，降低功耗及系统成本，简化系统设计方案，PCB板上能节省更多的空间，设计更加灵活，节省一个PWM IO口，只需要一个PWM IO来控制。
-
公开(公告)号：CN107703435A
公开(公告)日：2018-02-16
申请号：CN201710797939.9
申请日：2017-09-06
Applicant: 晶晨半导体(上海)股份有限公司
IPC: G01R31/28
Abstract: 本发明提供一种PCB板的介电常数检测方法，包括：步骤S1、提供一布局有信号线路的PCB板；步骤S2、采用一时域反射计测量并根据公式处理得到所述PCB板的介电常数。本发明的有益效果：能够准确计算PCB板的介电常数，提高后续阻抗计算的准确性。
-
公开(公告)号：CN110188052B
公开(公告)日：2023-07-28
申请号：CN201910403661.1
申请日：2019-05-15
Applicant: 晶晨半导体(上海)股份有限公司
Abstract: 本发明涉及高速网络通信设计及应用技术领域，尤其涉及一种用于提高RGMII接口稳定性的方法及装置，其中包括，步骤S1、通过调整接收时钟信号接口对应的寄存器的延时值至一第一预设值，以提高接收时钟信号接口的串口余量。有益效果在于：不用改进印制电路板结构，能够解决产线的问题，不用更换芯片，也能解决不良问题，节省产线的返工工作量，能够是一致性不好的芯片能够稳定地使用，进一步地节省成本。
-
公开(公告)号：CN109951176B
公开(公告)日：2023-03-28
申请号：CN201910223647.3
申请日：2019-03-22
Applicant: 晶晨半导体(上海)股份有限公司
Abstract: 本发明涉及电子线路技术领域，尤其涉及一种用于检测波形采集装置的采集能力的系统及方法，其中包括，通过数字信号发生电路改变数字输入信号的占空比，观察波形显示装置显示的数字输出信号的波形变化，以通过采集软件采集数字输出信号的波形参数，直至采集软件无法识别数字输出信号的波形。有益效果在于：通过改变数字输出信号的占空比，观察数字输出信号的波形变化，以采集数字输出信号的波形参数，直至采集软件无法识别数字输出信号的波形，有效解决采集软件的窗口中无法确定占空比的情况，保证系统的稳定可靠性，并且在采集软件的寄存器无法更改的情况下，能够很好地了解采集软件的余量，确保采集软件的稳定性，不需要增加成本。
-
Patent Agency Ranking
公开(公告)号：CN110166317B
公开(公告)日：2022-06-28
申请号：CN201910399421.9
申请日：2019-05-14
Applicant: 晶晨半导体(上海)股份有限公司
IPC: H04L43/0888 , H04W4/80 , H04W24/08
Abstract: 本发明提供一种影响Wi‑Fi吞吐量的测试方法，提供具有不同片上操作系统的第一被测试设备和第二被测试设备，第一被测试设备和第二被测试设备均连接一无线设备；第一被测试设备设置有第一处理器，第二被测试设备设置有第二处理器；测试方法包括以下步骤：步骤S1，分别对第一被测试设备和第二被测试设备进行Wi‑Fi吞吐量测试，得到第一测试结果；步骤S2，将第二被测试设备中的第二处理器更换为第一处理器后对第二被测试设备进行Wi‑Fi吞吐量测试，以得到第二测试结果；步骤S3，根据第一测试结果及第二测试结果判断片上操作系统以及处理器对Wi‑Fi吞吐量的影响。本发明的有益效果：判断除处理器以外的硬件是否对Wi‑Fi吞吐量造成影响，从而降低测试成本，并提高测试精度。
-
公开(公告)号：CN109359067B
公开(公告)日：2022-06-28
申请号：CN201811210591.X
申请日：2018-10-17
Applicant: 晶晨半导体(上海)股份有限公司
IPC: G06F13/16
Abstract: 本发明公开了获取存储模块内部延时阶梯时间的方法及系统，属于通信技术领域。获取存储模块内部延时阶梯时间的方法为：在所述时钟源的至少两个不同采样点下，分别对所述通信接口进行延时处理，获取所述通信接口的两个边界；根据所述通信接口的两个边界之间的延时阶梯个数之差计算一个所述延时阶梯的延时时间。本发明通过在时钟源的不同采样点下对通信接口进行延时处理，获取在不同采样点下对应的通信接口的两个边界，再根据不同采样点下的不同延时阶梯个数计算单个延时阶梯的延时时间，以便于根据实际计算获取的延时阶梯的延时时间对控制单元进行的延时时间进行调整，提高存储模块的稳定性。
-
公开(公告)号：CN109167705B
公开(公告)日：2022-01-25
申请号：CN201811036678.X
申请日：2018-09-06
Applicant: 晶晨半导体(上海)股份有限公司
IPC: H04L43/0852
Abstract: 本发明公开了获取存储模块内部延时阶梯时间的方法及系统，属于通信技术领域。获取存储模块内部延时阶梯时间的方法为在至少两个不同相位的采样时钟下，分别对所述通信接口进行延时处理，获取所述通信接口的两个边界；根据所述通信接口的两个边界之间的延时阶梯个数之差计算一个所述延时阶梯的延时时间。本发明通过调整控制单元的通信接口的采样时钟的相位，以及对通信接口进行延时处理，获取在不同采样时钟相位下对应的通信接口的两个边界，再根据不同采样时钟相位下的不同延时阶梯个数计算单个延时阶梯的延时时间，以便于根据实际计算获取的延时阶梯的延时时间对控制单元进行的延时时间进行调整，提高存储模块的稳定性。
-
公开(公告)号：CN109284239B
公开(公告)日：2021-10-19
申请号：CN201811037347.8
申请日：2018-09-06
Applicant: 晶晨半导体(上海)股份有限公司
IPC: G06F13/16
Abstract: 本发明公开了获取存储模块内部延时阶梯时间的方法及系统，属于通信技术领域。本发明通过调整控制单元的输出时钟的状态，获取不同状态下通信接口的延迟信息，根据不同状态下通信接口的延迟信息计算控制单元内部单个延时阶梯的延时时间，以便于根据实际计算获取的单个延时阶梯的延时时间对控制单元进行的延时时间进行调整，提高存储模块的稳定性。
-
公开(公告)号：CN110188052A
公开(公告)日：2019-08-30
申请号：CN201910403661.1
申请日：2019-05-15
Applicant: 晶晨半导体(上海)股份有限公司
Abstract: 本发明涉及高速网络通信设计及应用技术领域，尤其涉及一种用于提高RGMII接口稳定性的方法及装置，其中包括，步骤S1、通过调整接收时钟信号接口对应的寄存器的延时值至一第一预设值，以提高接收时钟信号接口的串口余量。有益效果在于：不用改进印制电路板结构，能够解决产线的问题，不用更换芯片，也能解决不良问题，节省产线的返工工作量，能够是一致性不好的芯片能够稳定地使用，进一步地节省成本。
-
-
-
-
-
-
-
-
-
Search Results
66
records
(took 0.038 seconds)
