-
公开(公告)号：CN110162321B
公开(公告)日：2023-07-28
申请号：CN201910372593.7
申请日：2019-05-06
Applicant: 晶晨半导体(上海)股份有限公司
IPC: G06F8/65 , G06F9/4401
Abstract: 本发明提供一种引导加载程序的更新方法，应用于智能终端中，其中，智能终端包括存储芯片和电源电路，智能终端的输出端提供预设的第一电压输出至存储芯片的一端，电源电路将预设的第一电压转化为预设的第二电压输出至存储芯片的另一端，存储芯片在预设的第一电压和预设的第二电压下工作；更新方法包括以下步骤：步骤S1，将智能终端断电；步骤S2，切断电源电路，使得电源电路将第一电压转化为一第三电压，并输出至存储芯片的另一端，以使得存储芯片无法被读取；步骤S3，将智能终端上电，并对存储芯片进行预设时间的烧录直至烧录完成。本发明的有益效果在于，无需更换存储芯片就可以实现存储芯片中的代码升级，减少代码的升级成本。
-
公开(公告)号：CN109962709B
公开(公告)日：2023-03-28
申请号：CN201910239161.9
申请日：2019-03-27
Applicant: 晶晨半导体(上海)股份有限公司
IPC: H03M1/10
Abstract: 本发明公开了模数转换器的测试方法及系统，属于测试领域。本发明通过控制控制器向模数转换器发送时钟信号，判断控制器的设置是否异常，防止因控制器设置异常导致测试失败；通过监测控制器与模数转换器之间的通信状态，判断模数转换器的通信是否成功，防止因模数转换器的通信接口异常影响测试结果；通过监测模数转换器是否输出数据信号，识别模数转换器的设置是否正常，防止因模数转换器的设置异常影响测试结果。本发明在控制器与模数转换器的通信过程中将故障由控制器到模数转换器一步一步排除，实现了精准定位故障的目的，且用时短效果高。
-
公开(公告)号：CN108256269B
公开(公告)日：2022-06-28
申请号：CN201810155809.X
申请日：2018-02-23
Applicant: 晶晨半导体(上海)股份有限公司
IPC: G06F30/392 , H05K1/18
Abstract: 本发明涉及电路板制造技术，尤其涉及一种处理器芯片，包括一晶粒；其中，还包括：一第一存储接口，用于连接外部的一第一存储卡槽；一第二存储接口，用于连接外部的一第二存储卡槽；第一存储接口通过一组金线与晶粒连接；其中，第一存储接口于第二存储接口通过一连线组相连接；第一存储接口和第二存储接口分别设置于处理器芯片的不同侧；一种印制电路板，包括上述的处理器芯片，还包括：一第一存储卡槽，与第一存储接口连接；一第二存储卡槽，与第二存储接口连接；上述技术方案能够减小印制电路板上的布线面积，并且能够改善印制电路板的性能，成本低廉。
-
公开(公告)号：CN109548269B
公开(公告)日：2021-08-10
申请号：CN201811314433.9
申请日：2018-11-06
Applicant: 晶晨半导体(上海)股份有限公司
IPC: H05K1/02
Abstract: 本发明提供一种晶体电路布局的静电防护结构，包括晶体焊接区及负载电容焊接区，负载电容焊接区包括第一负载电容焊接区和第二负载电容焊接区；第一负载电容焊接区的接地焊盘和第二负载电容焊接区的接地焊盘相邻设置。本发明的有益效果在于：一对负载电容焊接区的接地焊盘相邻设置来降低成本和提高静电的耐压量。
-
公开(公告)号：CN107960010B
公开(公告)日：2020-08-04
申请号：CN201711091697.8
申请日：2017-11-08
Applicant: 晶晨半导体(上海)股份有限公司
Abstract: 本发明涉及电路板制造技术，尤其涉及一种印制电路板的焊接设计，应用于一印制电路板上；其中，包括一片上系统芯片焊接区域，一第一存储器焊接区域以及一第二存储器焊接区域；第一存储器焊接区域与片上系统芯片焊接区域之间具有一第一横向距离；第二存储器焊接区域与片上系统芯片焊接区域之间具有一第二横向距离；其中，第一横向距离小于第二横向距离；片上系统芯片焊接区域，第一存储器焊接区域以及第二存储器焊接区域内均设置有相应的焊盘；能够减小印制电路板上的布线面积，并且改善了片上系统芯片与存储器之间的电磁干扰。
-
Patent Agency Ranking
公开(公告)号：CN107995782B
公开(公告)日：2020-06-09
申请号：CN201711271093.1
申请日：2017-12-05
Applicant: 晶晨半导体(上海)股份有限公司
IPC: H05K1/11
Abstract: 本发明公开了一种基于CPU内部走线来优化地平面的PCB板，属于PCB板设计技术领域，提供一CPU，CPU包括对应于同一电压值的第一类引脚和多个第二类引脚，于CPU的内部，多个第二类引脚相互连接；多个第二类引脚包括：多个相邻的第一引脚、多个相邻的第二引脚，多个离散的第三引脚，第二引脚邻近第一类引脚；于PCB板内部，第一引脚连接具有上述电压值的电源，第二引脚连接第一类引脚，第三引脚空置。上述技术方案的有益效果是：根据CPU的内部走线来设计PCB板的电源走线，以解决由于PCB板内部的电源走线繁杂导致的电源走线分割地的问题，有利于实现使用2层板制造功能完整的PCB板。
-
公开(公告)号：CN110289836A
公开(公告)日：2019-09-27
申请号：CN201910458446.1
申请日：2019-05-29
Applicant: 晶晨半导体(上海)股份有限公司
Abstract: 本发明涉及脉冲宽度调制技术领域，尤其涉及一种实现脉宽信号延时的调节方法，其中包括：步骤S1、提供一调节电路，调节电路连接于一电源端与输出端之间；步骤S2、采用调节电路调整元器件的参数值，以调整脉宽信号的输出时间；调节电路包括一RC调节单元，于步骤S2中，通过调节电路调整RC调节单元的参数值，以调整脉宽信号的输出时间。本发明的技术方案有益效果在于：采用分立器件RC调节单元以调整脉宽信号的输出时间，节约成本，并且脉宽信号的时间长度调整灵活方便，解决了现有技术中调整成本较高、调整不灵活的问题。
-
公开(公告)号：CN109975617A
公开(公告)日：2019-07-05
申请号：CN201910326171.6
申请日：2019-04-23
Applicant: 晶晨半导体(上海)股份有限公司
Abstract: 本发明涉及测试电路技术领域，尤其涉及一种匹配晶体负载电容的测试电路及测试方法，一处理单元，处理单元用于根据一时钟信号，以时钟信号为基本频率工作并产生一测试信号；时钟信号由一时钟单元和一分频单元产生，分频单元的输入端连接时钟单元的输出端，时钟单元用于产生一时钟源信号，分频单元将时钟源信号分频处理以得到时钟信号；通过检测测试信号的输出频率，以调试时钟单元的匹配容值。有益效果在于：通过检测测试信号的输出频率，调整时钟单元的匹配容值，进而使得测试电路完全匹配，采用这种方式匹配出来的负载电容，能和晶体完全匹配，并达到很高的精度，满足产品的稳定性。
-
公开(公告)号：CN109960677A
公开(公告)日：2019-07-02
申请号：CN201910228946.6
申请日：2019-03-25
Applicant: 晶晨半导体(上海)股份有限公司
IPC: G06F13/40
Abstract: 本发明涉及电子线路技术领域，尤其涉及一种用于USB接口的扩展电路，其中包括，一开关电路，开关电路用于切换USB接口的ID引脚的电平状态；一主机模式单元，连接于切换模式电源与一隔离元件之间，用于输出切换模式电源，使得USB接口的ID引脚的电平降低；一主外设模式单元，连接于隔离元件与USB接口之间，用于停止输出切换模式电源，使得USB接口的ID引脚的电平升高。有益效果在于：能够解决片上芯片系统中通过一个USB接口，能够控制USB接口的ID引脚的电平变化，同时能够满足用户连接主机设备和外接设备的需求，并且线路简单，成本较低，不需要额外增加OTG线，使用方便，能满足客户OTG功能。
-
公开(公告)号：CN109951176A
公开(公告)日：2019-06-28
申请号：CN201910223647.3
申请日：2019-03-22
Applicant: 晶晨半导体(上海)股份有限公司
Abstract: 本发明涉及电子线路技术领域，尤其涉及一种用于检测波形采集装置的采集能力的系统及方法，其中包括，通过数字信号发生电路改变数字输入信号的占空比，观察波形显示装置显示的数字输出信号的波形变化，以通过采集软件采集数字输出信号的波形参数，直至采集软件无法识别数字输出信号的波形。有益效果在于：通过改变数字输出信号的占空比，观察数字输出信号的波形变化，以采集数字输出信号的波形参数，直至采集软件无法识别数字输出信号的波形，有效解决采集软件的窗口中无法确定占空比的情况，保证系统的稳定可靠性，并且在采集软件的寄存器无法更改的情况下，能够很好地了解采集软件的余量，确保采集软件的稳定性，不需要增加成本。
-
-
-
-
-
-
-
-
-
Search Results
66
records
(took 0.047 seconds)
