-
公开(公告)号：CN115863498B
公开(公告)日：2024-03-12
申请号：CN202310139797.2
申请日：2023-02-21
申请人： 江西兆驰半导体有限公司
摘要： 本发明提供一种正装LED芯片制备方法，本发明通过在第四半成品芯片上的透明导电薄膜上进行一道光刻，形成PD1的图案掩膜，并且PD1的图案掩膜具体为导电电极，PD1的图案掩膜相比于常规图案掩膜较小，且由于导电电极只起到欧姆接触的作用，并且PD1的图案掩膜相比于常规图案掩膜较小，因此可以有效的防止金属迁移，并通过在第五半成品芯片上沉积电极支撑层，电极支撑层不仅能够起到绝缘保护的作用，也可以对导电电极的金属迁移进行进一步的抑制，从而提升该芯片的可靠性。
-
公开(公告)号：CN117558849A
公开(公告)日：2024-02-13
申请号：CN202311448256.4
申请日：2023-11-02
申请人： 江西兆驰半导体有限公司
IPC分类号： H01L33/36 , H01L33/20 , H01L23/544 , H01L33/00
摘要： 本发明提供一种垂直发光二极管及其制备方法，垂直发光二极管包括P型电极、N型电极、本征半导体层及芯片单元，本征半导体层上开设与芯片单元适配的凹槽，凹槽贯穿本征半导体层，本征半导体层的厚度与芯片单元的厚度相等，本征半导体层的底面连接截止层，截止层背向本征半导体层的一面设置P型电极，本征半导体层背向截止层的一面连接金属导电层，金属导电层背向本征半导体层的一面连接衬底，衬底背向金属导电层的一面设置N型电极，N型电极通过衬底及金属导电层电性连接芯片单元。通过将N型电极及P型电极设置在芯片单元的两侧，可缩小发光二极管的尺寸，通过设置凹槽，可进一步缩小产品的点间距，提升像素密度。
-
公开(公告)号：CN117558848A
公开(公告)日：2024-02-13
申请号：CN202311447981.X
申请日：2023-11-02
申请人： 江西兆驰半导体有限公司
摘要： 本发明涉及LED显示芯片技术领域，尤其涉及一种微显示芯片及其制备方法。提供一种发光二极管芯片转移至PCB板上时对位精准且体积较小的微显示芯片及其制备方法，包括转移基板、透明基板以及设置在所述转移基板上的多个发光二极管芯片，所述转移基板包括本征半导体层以及在所述本征半导体层上远离所述透明基板一侧设置的腐蚀截止层。通过将发光二极管芯片的外延层及电流扩展层、电极层、填平层设置在与之相适配的凹槽内，由于凹槽对发光二极管芯片产生限位作用，在将发光二极管芯片转移至转移基板上时可有效防止发光二极管芯片发生偏移，实现对位精准的效果。
-
公开(公告)号：CN116960253B
公开(公告)日：2023-12-19
申请号：CN202311206427.2
申请日：2023-09-19
申请人： 江西兆驰半导体有限公司
摘要： 本发明涉及半导体技术领域，尤其涉及一种倒装发光二极管芯片及其制备方法，包括以下步骤：提供一衬底，在衬底上沉积外延层；在外延层上沉积第一欧姆接触层，在第一欧姆接触层上沉积多个光角转换层；在第一欧姆接触层上沉积第二欧姆接触层；在第二欧姆接触层的边缘制备外延层凹部；对外延层凹部进行刻蚀处理，形成隔离槽；在第二欧姆接触层上依次涂覆多层光刻胶，在多层光刻胶上制备反射层开口；在光刻胶表面依次沉积Ag层和Ti层，保留反射层开口内的Ag层和Ti层，以形成反射镜层；在反射镜层上沉积绝缘保护层，并制备N型绝缘层通孔和P型绝缘层通孔；在绝缘保护层上沉积N型焊盘层和P型焊盘层。本发明能够有效减少反射镜层脱落的风险。
-
公开(公告)号：CN116936710B
公开(公告)日：2023-12-19
申请号：CN202311206423.4
申请日：2023-09-19
申请人： 江西兆驰半导体有限公司
摘要： 本发明涉及半导体技术领域，尤其涉及一种倒装发光二极管芯片及其制备方法；包括以下步骤：提供一衬底，在衬底上沉积隔离层，对隔离层进行刻蚀形成第一容纳槽；在第一容纳槽内沉积外延层；在隔离层上沉积Ag环层；在Ag环层上沉积Ag环保护层，在外延层上沉积电流阻挡层；对部分外延层进行刻蚀形成N型导电台阶；在电流阻挡层上沉积电流扩展层；在N型导电台阶上沉积N型电极，在电流扩展层上沉积P型电极；在电流扩展层上沉积布拉格反射层；对衬底底部进行刻蚀形成第一斜坡及第二斜坡。本发明利用隔离层隔离外延层，无需制备隔离槽隔离外延层，有效避免了因外延层非辐射复合的增加，从而导致外延层材料内量子效率降低的问题。
-
公开(公告)号：CN116646435B
公开(公告)日：2023-09-19
申请号：CN202310920711.X
申请日：2023-07-26
申请人： 江西兆驰半导体有限公司
摘要： 本发明涉及半导体器件技术领域，尤其涉及一种倒装发光二极管芯片及其制备方法，包括衬底及依次层叠在衬底上的外延层、电流阻挡层、电流扩展层、电极层、布拉格反射层、连接层、第一绝缘保护层、金属保护层、第二绝缘保护层、焊盘层；连接层包括结构相同的多个P型连接层和多个N型连接层，P型连接层由依次层叠的高反射金属层、防护金属层及电流传输层组成，高反射金属层为Al层或Ag层；电流传输层包括依次层叠的至少两个传输子层，传输子层由多组周期性层叠的TiW层和Au层组成，沿芯片生长方向的不同传输子层中TiW层厚度占Au层厚度的比例呈线性增加。本发明的LED芯片电流均匀扩散，且可以增大LED芯片可使用的最大电流。
-
公开(公告)号：CN116741915A
公开(公告)日：2023-09-12
申请号：CN202310896829.3
申请日：2023-07-20
申请人： 江西兆驰半导体有限公司
摘要： 本发明提供一种LED封装支架及其制备方法、LED器件，其中LED封装支架包括基板、设置在基板上的碗杯、设置在基板中部且绝缘的隔离带、以及设置在基板两侧的导电端子；基板上设有位于碗杯底部的载片区，所述载片区内设有正极区域和负极区域，所述载片区内的正极区域和负极区域通过隔离带分隔，碗杯内侧壁上设有DBR反射层，DBR反射层为周期性结构，每个周期均包括依次层叠的SiO2层和Ti3O5层；本发明中的LED器件，通过在碗杯上设置周期性结构的反射层，每个周期包括依次层叠的SiO2层和Ti3O5层，使得反射层构成布拉格反射镜结构，对光的反射率达到99％以上且反射层的反射率不会受到高温影响，解决了封装支架内的碗杯反射率低且在长时间高温下碗杯的反射率会下降的问题。
-
公开(公告)号：CN116722087A
公开(公告)日：2023-09-08
申请号：CN202310648314.1
申请日：2023-06-02
申请人： 江西兆驰半导体有限公司
摘要： 本发明提供了一种倒装发光二极管芯片及其制备方法，该芯片包括衬底，及依次设于所述衬底上的外延层、电极层及布拉格反射层，所述芯片还包括设于所述外延层上的平撑层，所述平撑层上设有开口，所述电极层镶嵌式设于所述开口内，所述平撑层背离所述外延层的一侧，与所述电极层背离所述外延层的一侧位于同一平面上。通过在外延层上设置上述平撑层，并在平撑层上设置开口，使电极层镶嵌于开口内，控制电极层与平撑层厚度相同且处于同一个平面，彻底解决位于电极层之上的布拉格反射层容易在电极拐角处破裂的问题，同时在解决布拉格反射层破裂的问题后，可以进一步缩小电极截面边角处的角度，提升倒装发光二极管芯片的发光效率。
-
公开(公告)号：CN116721935A
公开(公告)日：2023-09-08
申请号：CN202310765586.X
申请日：2023-06-27
申请人： 江西兆驰半导体有限公司
IPC分类号： H01L21/66 , H01L21/762
摘要： 本发明提供了一种监控隔离槽刻蚀深度的方法，该方法包括：基于ICP机台的合适刻蚀速度和当前晶圆上外延层的厚度计算出合适刻蚀时间；在当前晶圆上设置标记图形；基于合适刻蚀时间对当前晶圆刻蚀隔离槽，当刻蚀结束后，观察各标记图形中第一标记点和第二标记点的外观情况，基于相应外观情况判断当前晶圆的隔离槽的刻蚀深度。通过本申请，不仅操作简单、快速以及高效，能够减少人力资源的消耗，还能避免由于产品产能大需要大量购入配套的刻蚀深度测量设备的问题，同时也无需对刻蚀深度测量设备进行保养、矫正以及耗材更换的工作，有利于节省一定生产成本。
-
公开(公告)号：CN116646435A
公开(公告)日：2023-08-25
申请号：CN202310920711.X
申请日：2023-07-26
申请人： 江西兆驰半导体有限公司
摘要： 本发明涉及半导体器件技术领域，尤其涉及一种倒装发光二极管芯片及其制备方法，包括衬底及依次层叠在衬底上的外延层、电流阻挡层、电流扩展层、电极层、布拉格反射层、连接层、第一绝缘保护层、金属保护层、第二绝缘保护层、焊盘层；连接层包括结构相同的多个P型连接层和多个N型连接层，P型连接层由依次层叠的高反射金属层、防护金属层及电流传输层组成，高反射金属层为Al层或Ag层；电流传输层包括依次层叠的至少两个传输子层，传输子层由多组周期性层叠的TiW层和Au层组成，沿芯片生长方向的不同传输子层中TiW层厚度占Au层厚度的比例呈线性增加。本发明的LED芯片电流均匀扩散，且可以增大LED芯片可使用的最大电流。
-
-
-
-
-
-
-
-
-
搜索结果
122 条记录 (耗时 0.046 秒)
