-
公开(公告)号：CN118588824B
公开(公告)日：2024-10-25
申请号：CN202411034871.5
申请日：2024-07-31
申请人： 江西兆驰半导体有限公司
摘要： 本发明提供一种倒装发光二极管芯片及其制备方法，其中倒装发光二极管芯片的制备方法包括：提供一衬底，在衬底上制备第一半导体层；在第一半导体层上制备第一导电金属层；在第一半导体层以及第一导电金属层上制备布拉格反射层以及布拉格反射通孔；在布拉格反射层以及布拉格反射层通孔上制备第二导电金属层，第二导电金属层包括自下而上依次设置的反射子层、保护子层、导电子层以及阻挡BOE子层；在布拉格反射层以及第二导电金属层上制备第一绝缘层以及第一绝缘层通孔，第一绝缘层通孔的直径≤3um且角度≤30°；在第一绝缘层和第一绝缘层通孔上制备第二半导体层。
-
公开(公告)号：CN116130576B
公开(公告)日：2024-10-25
申请号：CN202310165600.2
申请日：2023-02-24
申请人： 江西兆驰半导体有限公司
摘要： 本发明提供一种mini LED芯片接触电极及制备方法，mini LED芯片接触电极包括欧姆接触层及设置于欧姆接触层顶部的阻止刻穿层，阻止刻穿层包括自下而上依次设置的第一子层、第二子层及第三子层，第一子层、第二子层及第三子层由逐渐升高的镀率蒸镀形成。因mini LED芯片的工作电流较小，将传统工艺中的反射层、保护层及导电层去除，可在不影响mini LED芯片性能的情况下节约生产成本，在设置阻止刻穿层时，以不同的镀率蒸镀，在接近欧姆接触层处以低镀率蒸镀第一子层，可避免反应腔内的腔体温度升高太快，进而导致金属应力增加，使光刻胶开裂的情况发生，同时可避免因应力而产生的翘边，保障了mini LED芯片的质量。
-
公开(公告)号：CN115440867B
公开(公告)日：2024-10-22
申请号：CN202211007571.9
申请日：2022-08-22
申请人： 江西兆驰半导体有限公司
IPC分类号： H01L33/48 , H01L33/00 , H01L33/10 , H01L33/14 , H01L21/027
摘要： 本发明提供了一种倒装发光二极管芯片及其制备方法，该倒装发光二极管芯片包括依次层叠的衬底及外延层，所述外延层的端部通过刻蚀形成Mesa台阶，所述外延层及所述Mesa台阶上均设有依次层叠的初始电流层和正性光刻胶，通过对位于所述Mesa台阶至少部分上的初始电流阻挡层和正性光刻胶进行腐蚀以形成隔离槽，所述正性光刻胶的粘度为50‑400Cps。通过本申请，不仅能够解决高粘度光刻胶流动性差，其均匀性也相对较差，以造成显影不干净，导致产品不良的问题，提升产品良率，同时由于低粘度的正性光刻胶相对高粘度光刻胶更便宜，因而还能够有效地降低生产成本。
-
公开(公告)号：CN115939286B
公开(公告)日：2024-10-11
申请号：CN202310063622.8
申请日：2023-01-14
申请人： 江西兆驰半导体有限公司
摘要： 本发明公开了一种倒装Ag镜发光二极管芯片及其制备方法，该发光二极管芯片包括；衬底；依次层叠在衬底上的外延层、电流传输层、布拉格反射层、Ag反射层、绝缘层以及焊盘层；其中，布拉格反射层、绝缘层以及Ag反射层上均设有导电通孔、绝缘层上的导电通孔与布拉格反射层上的导电通孔正向投影完全重合，Ag反射层上的导电通孔与绝缘层上的导电通孔为同心设置，且Ag反射层上的导电通孔的面积大于绝缘层上的导电通孔的面积，以使焊盘层通过布拉格反射层以及绝缘层的导电通孔与电流传输层电性连接。本发明解决了现有技术中为了防止Ag反射层中的Ag发生电迁移铺设惰性金属层导致Ag反射层面积小影响二极管亮度的问题。
-
公开(公告)号：CN115458663B
公开(公告)日：2024-09-27
申请号：CN202211134619.2
申请日：2022-09-19
申请人： 江西兆驰半导体有限公司
摘要： 本发明提供一种全彩化倒装发光二极管芯片单元、制备方法及显示屏，全彩化倒装发光二极管芯片单元通过设置若干发光二极管芯片组、以及分别层叠于发光二极管芯片组两侧的全彩化层和驱动层，全彩化层包括层叠于远离外延层一端的衬底上的量子点围坝层、量子点、量子点保护层以及油墨层，其中，量子点分别与发光二极管芯片匹配，另外，驱动层包括依次层叠于外延层上的第一绝缘层、驱动导电层、第二绝缘层以及焊球，具体的，本方面通过在发光二极管芯片未切割前，在发光二极管芯片制成面完成驱动线路的预设，且在发光二极管芯片出光面利用量子点技术完成全彩化，在不剥离衬底的情况下，实现了晶圆级的巨量转移。
-
公开(公告)号：CN118610339A
公开(公告)日：2024-09-06
申请号：CN202411034872.X
申请日：2024-07-31
申请人： 江西兆驰半导体有限公司
摘要： 本发明提供一种倒装发光二极管芯片及其制备方法，其中倒装发光二极管芯片包括：衬底以及依次沉积在所述衬底上的N型半导体层、有源发光层、P型半导体层、电流扩展层、第一绝缘层、布拉格反射层、金属反射层、第二绝缘层、连接金属层、第三绝缘层以及焊盘层；所述连接金属层包括自下而上依次设置的反射层以及保护层，所述保护层包括自下而上依次设置的第一保护母层、第二保护母层以及第三保护母层，其中所述第二保护母层包括n个周期性层叠设置的第一保护子层以及第二保护子层；所述第一保护子层的厚度线性朝向所述第三绝缘层逐渐增大，所述第二保护子层的厚度线性朝向所述第三绝缘层逐渐减小。
-
公开(公告)号：CN118039754B
公开(公告)日：2024-06-07
申请号：CN202410437744.3
申请日：2024-04-12
申请人： 江西兆驰半导体有限公司
IPC分类号： H01L33/00 , H01L21/027 , H01L33/20
摘要： 本发明提供一种倒装mini发光二极管芯片的制备方法，包括提供一生长所需的衬底，然后在衬底上依次外延生长N型半导体层、有源发光层以及P型半导体层，在P型半导体层表面涂布光刻胶，利用一光罩对光刻胶进行曝光，在光罩四角设有遮光部，遮光部由多组区域组成，区域包括不透光区间与透光区间，在同一区域内的不透光区间的宽度大于透光区间，且不透光区间以及透光区间的宽度朝向光罩的中心依次递减，以使透光区间在曝光过程中发生衍射，进而使得光刻胶的曝光深度从四角位置朝向中心位置逐渐减小，以使隔离槽的斜度与平面区域斜度是一致的，进而避免隔离槽四角凸起，导致倒装mini发光二极管芯片在高湿环境下快速失效或损坏。
-
公开(公告)号：CN114880853B
公开(公告)日：2024-05-28
申请号：CN202210499765.9
申请日：2022-05-09
申请人： 江西兆驰半导体有限公司
摘要： 本发明提供一种刷锡工艺的钢网厚度确定方法及系统，将焊盘尺寸确定为钢网开孔尺寸；获取多个刷锡工艺中历史钢网厚度以及与每个历史钢网厚度对应的实际锡球高度数据，构建钢网厚度计算模型；将期望锡球高度输入钢网厚度计算模型以获得与期望锡球对应的初始钢网厚度；判断初始钢网厚度是否满足钢网开孔预设条件；若是，则将初始钢网厚度确定为最终钢网厚度。本发明中的刷锡工艺的钢网厚度确定方法及系统，通过根据钢网厚度与实际锡球高度的线性关系确定初始钢网厚度，初步确定了符合刷锡工艺的初始钢网厚度，再判断初始钢网厚度是否满足预设条件，通过线性关系，提高了钢网厚度在刷锡工艺中的合格率。
-
公开(公告)号：CN116169226B
公开(公告)日：2024-05-14
申请号：CN202211579613.6
申请日：2022-12-08
申请人： 江西兆驰半导体有限公司
IPC分类号： H01L33/46 , H01L33/62 , H01L33/40 , H01L33/00 , H01L21/311
摘要： 本发明提供一种倒装发光二极管芯片中布拉格反射层通孔的刻蚀方法，通过第一步加快对布拉格反射层的物理刻蚀和化学刻蚀，刻蚀出第一预设厚度，第二步增强对布拉格反射层的化学刻蚀，同时减少对布拉格反射层的物理刻蚀，达到大幅减少对金属Pt的物理刻蚀的目的，可以理解的，在第二布拉格反射层刻蚀速率下，刻蚀第二预设厚度，得到通孔，并继续向Au层方向刻蚀，刻蚀第三预设厚度，由于刻蚀的第一预设厚度的厚度值大于第二预设厚度和第三预设厚度的总厚度值，当待处理布拉格反射层为最小值时，对于Pt层的刻蚀来说，在Pt层刻蚀速率较小的第二步完成，可以减少需要设置的Pt层厚度，有效降低倒装发光二极管芯片的制造成本。
-
公开(公告)号：CN117766660A
公开(公告)日：2024-03-26
申请号：CN202311804066.1
申请日：2023-12-26
申请人： 江西兆驰半导体有限公司
摘要： 本发明涉及半导体器件技术领域，尤其涉及一种倒装LED芯片的制备方法及LED芯片，芯片的制备方法包括：提供一衬底；在衬底上沉积外延层，外延层自下而上依次包括N型GaN层、量子阱发光层及P型GaN层；对外延层进行刻蚀以暴露出N型GaN层，并形成N型导电台阶；在P型GaN层上沉积电流阻挡层；在电流阻挡层上沉积电流扩展层，形成初始芯片；采用丝网印刷在初始芯片上印刷第一混合浆料，形成第一电极层；在第一电极层上沉积反射层，形成中间芯片；采用丝网印刷在中间芯片上印刷第二混合浆料，形成第二电极层。在本发明中，通过丝网印刷技术制备第一电极层及第二电极层，改善芯片电极结构和优化功函数的匹配，提升芯片的亮度。
-
-
-
-
-
-
-
-
-
搜索结果
122 条记录 (耗时 0.044 秒)
