公开(公告)号：CN110164904A

公开(公告)日：2019-08-23

申请号：CN201811561259.8

申请日：2018-12-20

Applicant: 三星电子株式会社

Inventor： 俞宗铉 ,  金恩美 ,  金俊 ,  金昶和 ,  朴商秀 ,  边炅来 ,  宋相勋

IPC: H01L27/30

Abstract: 本发明涉及一种图像传感器及其制造方法。该图像传感器可以包括：具有多个像素区域的基板，光电转换器件和存储节点区域在所述多个像素区域中彼此间隔开；下接触通路，其在所述多个像素区域中在光电转换器件之间；第一绝缘层，其在下接触通路上并具有开口；上接触通路，其穿过第一绝缘层电连接到下接触通路并从第一绝缘层突出；第二绝缘层，其围绕第一绝缘层和上接触通路，开口中的第二绝缘层的上表面限定沟槽；以及填充沟槽的滤色器。可以提供暴露上接触通路的保护膜、在保护膜上并与上接触通路接触的第一透明电极、以及形成在第一透明电极上的有机光电层。

公开(公告)号：CN103680637B

公开(公告)日：2019-05-28

申请号：CN201310397588.4

申请日：2013-09-04

Applicant: 三星电子株式会社

Inventor： 郭东勋 ,  朴商秀 ,  任载禹

IPC: G11C29/04

CPC classification number: G06F11/1068

Abstract: 提供一种具有异常字线检测器的闪存系统及其异常字线检测方法。用于闪存系统的闪存控制器包括：ECC电路，接收从闪存读取的第一页数据和第二页数据，并分别对第一页数据中的失败位的第一数量以及第二页数据中的失败位的第二数量进行计数；异常字线检测器，被构造为将失败位的第一数量与失败位的第二数量进行比较以推导第一页数据与第二页数据之间的失败位改变率，并响应于失败位改变率来产生异常字线检测信号；控制单元，响应于异常字线检测信号来控制闪存的操作。

公开(公告)号：CN109728013A

公开(公告)日：2019-05-07

申请号：CN201811215139.2

申请日：2018-10-18

Applicant: 三星电子株式会社

Inventor： 金昶和 ,  金政勋 ,  朴商秀 ,  李范硕 ,  张刚 ,  许在成

IPC: H01L27/146 ,  H01L27/30

Abstract: 公开了一种图像传感器，该图像传感器包括具有彼此相反的第一表面和第二表面的基板、在基板中的第一光电转换区和第二光电转换区、在第一光电转换区与第二光电转换区之间的贯通电极、在基板的第二表面上的绝缘结构、分别提供在第一光电转换区和第二光电转换区上的第一滤色器和第二滤色器、以及在绝缘结构上并电连接到贯通电极的光电转换层。贯通电极包括与第一表面相邻的第一端部和与第二表面相邻的第二端部。第一端部具有非平面形状。

公开(公告)号：CN109560105A

公开(公告)日：2019-04-02

申请号：CN201810661733.8

申请日：2018-06-25

Applicant: 三星电子株式会社

Inventor： 李贵德 ,  金政勳 ,  金昶和 ,  朴商秀 ,  严祥训 ,  李范硕 ,  李泰渊 ,  任东模

IPC: H01L27/30

Abstract: 本申请提出一种图像传感器。滤色器设置在衬底上。有机光电二极管设置在所述滤色器上。所述有机光电二极管包括：电极绝缘层，在所述衬底上具有凹槽区；第一电极，位于所述滤色器上，所述第一电极填充所述电极绝缘层的所述凹槽区；第二电极，位于所述第一电极上；以及有机光电转换层，夹置在所述第一电极与所述第二电极之间。所述第一电极包括相对于所述电极绝缘层的所述凹槽区的侧表面以第一角度延伸的接缝。

公开(公告)号：CN106683702A

公开(公告)日：2017-05-17

申请号：CN201610984661.1

申请日：2016-11-09

Applicant: 三星电子株式会社

Inventor： 朴商秀 ,  朴俊泓 ,  沈烔教

IPC: G11C16/26 ,  G11C16/08 ,  G11C16/24

CPC classification number: G11C11/5671 ,  G11C11/5642 ,  G11C16/08 ,  G11C16/10 ,  G11C16/28 ,  G11C29/021 ,  G11C29/028 ,  G11C29/52 ,  G11C16/26 ,  G11C16/24

Abstract: 本发明公开了一种非易失性存储器装置。该非易失性存储器装置包括：包括多个存储器单元的单元阵列、包括多个锁存集的页缓冲器和控制逻辑。页缓冲器通过位线连接至单元阵列。锁存集分别被构造为通过位线从存储器单元中的所选择的存储器单元中感测数据。锁存集分别被构造为执行多次读操作，以确定一个数据状态。锁存集分别被构造为存储读操作的结果。控制逻辑被构造为控制页缓冲器，以使得锁存集按次序分别存储读操作的结果，以将存储在锁存集中的数据彼此比较，以及基于比较结果选择锁存集中的一个锁存集。

公开(公告)号：CN106653073A

公开(公告)日：2017-05-10

申请号：CN201610645104.7

申请日：2016-08-09

Applicant: 三星电子株式会社

Inventor： 李知尚 ,  朴商秀 ,  沈烔教

IPC: G11C7/10 ,  G11C7/18

CPC classification number: G11C29/1201 ,  G11C7/1006 ,  G11C7/1039 ,  G11C7/1057 ,  G11C7/106 ,  G11C7/12 ,  G11C7/14 ,  G11C7/222 ,  G11C8/10 ,  G11C11/5642 ,  G11C16/0483 ,  G11C16/26 ,  G11C27/02 ,  G11C29/42 ,  G11C29/50012 ,  G11C29/52 ,  G11C29/56008 ,  G11C2029/0411 ,  G11C2029/5004 ,  G11C2211/5642 ,  G11C7/18

Abstract: 一种具有存储单元阵列和页缓冲器电路的非易失性存储设备，所述存储单元阵列包括耦合至第一字线至第M字线和第一位线至第N位线的多个存储单元(M>2，N>2)，所述页缓冲器电路包括分别耦合至第一位线至第N位线、并分别生成第一输出数据至第N输出数据的第一页缓冲器至第N页缓冲器。第K页缓冲器包括第一锁存器至第L锁存器，所述第一锁存器至第L锁存器在读电压被施加到第P字线之后，通过在不同的采样定时处对通过第K位线进行放电的第K输出线的电压进行采样，来生成读数据(K≤N，L>1，P≤M)。如果第一锁存器的读数据中的误差可校正，则第K页缓冲器输出第一输出数据。