利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

460 条记录 (耗时 0.021 秒)

    非易失性半导体存储装置与写入方法
    1.
    发明授权
    非易失性半导体存储装置与写入方法 有权 转让

    公开(公告)号：CN105097033B

    公开(公告)日：2019-07-05

    申请号：CN201510220404.6

    申请日：2015-05-04

    申请人： 力晶科技股份有限公司

    发明人： 马蒂亚斯.Y.G.培尔

    IPC分类号： G11C16/10 ,  G11C16/14 ,  G11C16/26

    CPC分类号： G11C16/10 ,  G11C8/08 ,  G11C8/10 ,  G11C8/14 ,  G11C14/0063 ,  G11C16/0483 ,  G11C16/08 ,  G11C16/3427

    摘要： 本发明涉及一种非易失性半导体存储装置与写入方法。该非易失性半导体存储装置包括控制处理器、写入控制器、电压产生电路以及切换电路。控制处理器用以产生并输出一控制数据并且实施一程序码以写入数据，其中数据包括一字线指定指令以及一电压源指定数据。写入控制器用以解码控制数据并且产生字线指定指令的一控制信号以及电压源指定数据的一控制信号。电压产生电路用以产生写入数据的多个电压。切换电路用以依据字线指定指令的控制信号以及电压源指定数据的控制信号，选择多个电压之中对应电压源指定数据的一电压，并且对应字线指定指令输出选择的电压。

    用于数据解码的设备和方法
    2.
    发明授权
    用于数据解码的设备和方法 失效 复审申请

    公开(公告)号：CN103295621B

    公开(公告)日：2019-05-31

    申请号：CN201310024380.8

    申请日：2013-01-23

    申请人： 三星电子株式会社

    发明人： 李垣昌

    IPC分类号： G11C8/10

    CPC分类号： G11C8/10 ,  G06F13/16 ,  G06F13/1605

    摘要： 提供一种用于数据解码的设备和方法，所述设备包括：至少一个处理器块、至少一个硬件块以及存储器处理单元，其中，所述存储器处理单元用于控制所述至少一个处理器块或所述至少一个硬件块访问存储器并以最小的延迟读取或写数据。

    模拟数字接口SRAM结构
    3.
    发明公开
    模拟数字接口SRAM结构 审中-实审

    公开(公告)号：CN109791787A

    公开(公告)日：2019-05-21

    申请号：CN201780053154.9

    申请日：2017-07-04

    申请人： UX ,  株式会社

    发明人： 金昌贤 ,  朴俊荣

    IPC分类号： G11C11/419 ,  G11C11/413 ,  G11C7/16 ,  G11C8/10

    CPC分类号： G11C7/16 ,  G11C8/10 ,  G11C11/413 ,  G11C11/419

    摘要： 本发明是在已存SRAM的IO回路和位线构造基础上，改进了开关的构造而使储存的数字数据解读成模拟数据，并可以把模拟数据变换成数字数据而储存的模拟数字接口SRAM结构，为了能够各自选择竖向本地存储单元而存在的一侧的位线和对侧的位线进行均匀分配的位元开关在位线上形成的存储单元数组，一边选择横向本地存储单元，同时选择竖向复数的本地存储单元，能够进行多重访问的多重译码器和把从外部输入的模拟数据变换成数字数据并且使之存储在本地存储单元，把在本地存储单元储存的数字数据变换成模拟数据且构成使之能够输出到外部的输入输出回路。根据本发明即使没有DAC和ADC，模拟数据也能在SRAM上使用或者解读，可以减少根据变换过程而消耗的能量。

    半导体存储装置
    5.
    发明公开
    半导体存储装置 有权

    公开(公告)号：CN108630261A

    公开(公告)日：2018-10-09

    申请号：CN201710888322.8

    申请日：2017-09-27

    申请人： 爱思开海力士有限公司

    发明人： 金定焕 ,  金镇浩 ,  成象铉

    IPC分类号： G11C8/10 ,  G11C8/12

    CPC分类号： G11C11/4087 ,  G11C8/08 ,  G11C8/10 ,  G11C8/14

    摘要： 一种半导体存储装置包括：存储单元阵列和行解码器，所述存储单元阵列和所述行解码器沿着第一方向设置在基板上；以及多条联接线，所述多条联接线用于将所述存储单元阵列和所述行解码器电联接。所述联接线中的每一条包括：第一导线，所述第一导线沿着所述第一方向设置；第二导线，所述第二导线与所述第一导线平行地设置；以及焊盘，所述焊盘联接在所述第一导线与所述第二导线之间，并且通过接触插塞电联接至所述存储单元阵列或所述行解码器。所述联接线沿着所述第一方向从相应焊盘的两侧布线。

    半导体器件及包括其的半导体系统
    6.
    发明公开
    半导体器件及包括其的半导体系统 有权

    公开(公告)号：CN108615544A

    公开(公告)日：2018-10-02

    申请号：CN201710595709.4

    申请日：2017-07-20

    申请人： 爱思开海力士有限公司

    发明人： 李政桓

    IPC分类号： G11C29/44 ,  G11C17/16

    CPC分类号： G11C29/76 ,  G11C8/10 ,  G11C8/12 ,  G11C2029/4402

    摘要： 一种半导体器件，可以包括修复地址储存电路、地址比较电路以及字线选择电路。修复地址储存电路可以储存第一修复地址和第二修复地址。地址比较电路可以通过将输入地址与第一修复地址进行比较来产生第一比较信号，以及可以通过将输入地址与第二修复地址进行比较来产生第二比较信号。字线选择电路可以基于第一比较信号和第二比较信号来产生与第一比较信号相对应的第一冗余字线选择信号和与第二比较信号相对应的第二冗余字线选择信号。