公开(公告)号：CN114093929A

公开(公告)日：2022-02-25

申请号：CN202111343385.8

申请日：2021-11-13

申请人： 深圳芯能半导体技术有限公司

发明人： 张益鸣 ,  刘杰

IPC分类号： H01L29/06 ,  H01L29/861

摘要： 本发明属于半导体领域，提供了一种应用于MPS二极管的外延片结构及MPS二极管，外延片结构包括依序层叠设置的第一外延层、第二外延层以及第三外延层；其中第一外延层的掺杂浓度大于第二外延层的掺杂浓度，第二外延层的掺杂浓度大于第三外延层的掺杂浓度；且第三外延层与MPS二极管的阳极金属层接触，第一外延层与MPS二极管的阴极金属层接触；MPS二极管的漂移掺杂区设于第三外延层中，且与第二外延层和阳极金属层接触，在MPS二极管正向开启时，MPS二极管电阻率低，当反向开启时，第二外延层和第三外延层呈现高电阻状态，可降低阳极金属层下方的表面电场强度分布，解决了MPS的漏电流较大的问题。

公开(公告)号：CN111521285B

公开(公告)日：2022-01-14

申请号：CN202010365849.4

申请日：2020-04-30

申请人： 深圳芯能半导体技术有限公司

发明人： 吴飞权 ,  刘杰

IPC分类号： G01K7/01 ,  G01K13/00

摘要： 本发明提供一种高压集成电路及其温度检测电路，包括基准电流生成模块、第一电流生成模块、第二电流生成模块以及减法模块，基准电流生成模块根据电源电压产生基准电流，第一电流生成模块生成第一电流，第二电流生成模块生成第二电流，减法模块根据第一电流和第二电流获取电流差值，并根据电流差值输出电压；本发明技术方案第一电流与第二电流的差值设定电压偏置，通过减法模块输出正温度系数电压，实现了温度检测，并且由于可以通过调整第一电流生成模块的电流镜像模块的比例关系进而调整第一电流，以及通过调整第二电流生成模块中电流镜像模块的比例关系进而调整第二电流，因此可以调整减法模块中偏置电压的大小，并且输出电压灵敏度高。

公开(公告)号：CN113162383A

公开(公告)日：2021-07-23

申请号：CN202110453545.8

申请日：2021-04-26

申请人： 深圳芯能半导体技术有限公司

发明人： 王永宽 ,  刘杰

IPC分类号： H02M1/32

摘要： 一种电机控制电路及电机控制器、变频器，通过整流电路的正极输出端、电压检测电路的输入端、电容组件的第一端以及逆变电路的正极输入端共接于母线，电容组件的第二端与开关电路的输入端和限流电路的输入端连接，电压检测电路的输出端与开关电路的控制端连接，整流电路的负极输出端、开关电路的输出端、限流电路的输出端以及逆变电路的负极输入端共接于电源地，整流电路的三个输入端连接至电机控制电路的输入端，逆变电路的三个输出端连接至电机控制电路的输出端；电压检测电路当母线电压大于第一电压阈值时输出控制电压；故接线错误时，在上电的瞬间，尖峰电流经过限流电路并得到限流，避免了电机控制电路的功率器件在上电瞬间损坏。

公开(公告)号：CN112466241A

公开(公告)日：2021-03-09

申请号：CN201910843529.2

申请日：2019-09-06

申请人： 深圳芯能半导体技术有限公司

发明人： 张益鸣 ,  刘杰

IPC分类号： G09G3/20

摘要： 本发明提供了一种基于双输出通道驱动IC的栅极驱动装置，包括：双输出通道驱动IC、稳压电路、稳定电路和驱动电路；其中，所述双输出通道驱动IC的高电平输出端口分别与所述稳定电路的第一端口和所述驱动电路的第一端口连接，所述双输出通道驱动IC的低电平输出端口与所述稳压电路的第一端口连接，所述稳压电路的第二端口分别与所述稳定电路的第一端口和所述驱动电路的第一端口连接，所述稳定电路的第二端口和所述驱动电路的第二端口均与P型氮化镓器件的栅极连接，所述双输出通道驱动IC的接地端口与所述P型氮化镓器件的源极均接地。本发明能提高P‑GaN栅极的的可靠性。

公开(公告)号：CN117174757B

公开(公告)日：2024-03-26

申请号：CN202311444654.9

申请日：2023-11-02

申请人： 深圳芯能半导体技术有限公司

发明人： 杨磊 ,  刘杰

IPC分类号： H01L29/78 ,  H01L29/06 ,  H01L21/336

摘要： 本申请属于功率器件技术领域，提供了一种超结槽栅碳化硅MOSFET及其制备方法，通过在碳化硅栅极氧化层的一侧形成沟道二极管氧化层，并在沟道二极管氧化层内形成沟道二极管多晶硅层，从而引入沟道二极管槽栅结构，通过第一N型碳化硅柱和第二N型碳化硅柱、碳化硅栅极多晶硅层以及沟道二极管槽栅结构共同作用，改善槽栅拐角处的电场聚集效应，改善电场分布从而栅极拐角，通过漂移区的超结结构，消除水平方向的电场线，当器件反向导通时，沟道二极管率先导通，从而避免了器件自身的寄生体二极管导通，有效降低了器件的系统功耗损耗，防止双极退化效应发生，提升器件的可靠性，同时降低器件的成本。

公开(公告)号：CN117316979A

公开(公告)日：2023-12-29

申请号：CN202311348629.0

申请日：2023-10-17

申请人： 深圳芯能半导体技术有限公司

发明人： 马献 ,  刘杰

IPC分类号： H01L29/06 ,  H01L29/78 ,  H01L21/336

摘要： 本发明公开了一种深槽电荷屏蔽的碳化硅场效应晶体管及制备方法，属于半导体技术领域，该所述深槽电荷屏蔽的碳化硅场效应晶体管包括：衬底层；外延层；体区；源区；屏蔽栅槽；控制栅槽；离子注入区。本发明通过将控制栅结构和屏蔽栅结构分别制作在不同的沟槽内，利用控制栅槽底部的第二导电类型的离子注入区和分布于离子注入区周围的第一导电类型的外延层之间形成第一空间电荷区，引入第一电场峰值。在相邻结构的两个屏蔽栅槽中的屏蔽栅结构分别接通源极电位后，在两个屏蔽栅槽之间和外延层形成第二空间电荷区，引入第二电场峰值，使栅极不易击穿，提高了碳化硅MOSFET的可靠性，降低了导通电阻，减少了导通损耗。

公开(公告)号：CN117174757A

公开(公告)日：2023-12-05

申请号：CN202311444654.9

申请日：2023-11-02

申请人： 深圳芯能半导体技术有限公司

发明人： 杨磊 ,  刘杰

IPC分类号： H01L29/78 ,  H01L29/06 ,  H01L21/336

摘要： 本申请属于功率器件技术领域，提供了一种超结槽栅碳化硅MOSFET及其制备方法，通过在碳化硅栅极氧化层的一侧形成沟道二极管氧化层，并在沟道二极管氧化层内形成沟道二极管多晶硅层，从而引入沟道二极管槽栅结构，通过第一N型碳化硅柱和第二N型碳化硅柱、碳化硅栅极多晶硅层以及沟道二极管槽栅结构共同作用，改善槽栅拐角处的电场聚集效应，改善电场分布从而栅极拐角，通过漂移区的超结结构，消除水平方向的电场线，当器件反向导通时，沟道二极管率先导通，从而避免了器件自身的寄生体二极管导通，有效降低了器件的系统功耗损耗，防止双极退化效应发生，提升器件的可靠性，同时降低器件的成本。

公开(公告)号：CN115241277B

公开(公告)日：2023-01-10

申请号：CN202211159112.2

申请日：2022-09-22

申请人： 深圳芯能半导体技术有限公司

发明人： 张枫 ,  刘杰

IPC分类号： H01L29/06 ,  H01L29/423 ,  H01L29/78 ,  H01L21/28 ,  H01L21/336

摘要： 本申请属于功率器件技术领域，提供了一种隔离型沟槽MOS器件及其制备方法，通过在N型衬底的正面的N型外延层、P型注入层以及N型注入层，并形成第一图形结构的第一介质隔离层、第二介质隔离层和第二凸形结构的第三介质隔离层，第三介质隔离层位于第一介质隔离层和第二介质隔离层之间，栅极多晶硅层设于第三介质隔离层内，第一凸形结构的凸起部位于N型外延层、P型注入层以及N型注入层中，第一凸形结构的基部设于N型注入层上，从而使得隔离型沟槽MOS器件的终端区内的横向电场完全隔离，从而在较小的尺寸内达到电场的平衡，优化器件的耐压，在缩小器件的尺寸的情况下保证了器件的性能。

公开(公告)号：CN115207092B

公开(公告)日：2022-12-13

申请号：CN202211103082.3

申请日：2022-09-09

申请人： 深圳芯能半导体技术有限公司

发明人： 张益鸣 ,  刘杰

IPC分类号： H01L29/06 ,  H01L29/16 ,  H01L29/423 ,  H01L29/78 ,  H01L21/336

摘要： 本发明提供了一种高可靠性的沟槽侧壁栅碳化硅MOSFET及其制备方法，本发明通过先制备宽碳化硅沟槽，沉积侧壁保护层，干法刻蚀侧壁保护层至碳化硅顶部完成暴露，通过光刻胶掩膜，腐蚀掉一侧的侧壁保护层，并刻蚀掉该处部分的掩膜层高，而后进行P+注入，形成一侧包围沟槽处栅氧，一侧留有N沟道，N沟道被侧壁P+及底部P+环绕，有助于降低该处的电场，侧壁P+对轻掺杂的Pwell有很好的耗尽效果，降低Pwell及N+处的漏电，并可以稳定N沟道处的电位，防止关闭时过大的栅极震荡，提升了沟槽碳化硅MOSFET的可靠性；进一步，在多晶硅制备过程中，增加一层掩膜板，刻蚀掉无N沟道处的多晶硅及栅氧，从而降低了栅源上的电容，加上侧壁P+的存在，能够不引起过度栅极震荡。

公开(公告)号：CN115207129B

公开(公告)日：2022-12-06

申请号：CN202211103078.7

申请日：2022-09-09

申请人： 深圳芯能半导体技术有限公司

发明人： 张益鸣 ,  刘杰

IPC分类号： H01L29/78 ,  H01L21/308 ,  H01L21/336

摘要： 本发明提供了一种侧壁栅抗负压的双沟槽碳化硅MOSFET及其制备方法，包括：位于碳化硅N外延上方的第一P+区和第二P+区，第一P+区的宽度大于第二P+区的宽度，且第一P+区的深度大于第二P+区的深度，第一P+区内包覆有对称的硅的氧化物。本发明通过先制备碳化硅沟槽，刻蚀碳化硅，再次打开掩膜版，加宽宽沟槽，并开孔窄沟槽，刻蚀窄沟槽，宽沟槽内形成凹形结构，形成了深浅交错的两阳极间夹杂侧壁MOSFET，深沟槽间夹杂着浅沟槽，两深沟槽相互耗尽，深浅沟槽进一步耗尽，深沟槽处底部电位低于浅沟槽，导致侧壁N区处的电场低，在栅极关闭的过程中，保持低电位，栅氧两端的电压差不大，有利于栅极进一步加负电压进一步降低。