公开(公告)号：CN116884994A

公开(公告)日：2023-10-13

申请号：CN202311158549.9

申请日：2023-09-08

申请人： 深圳芯能半导体技术有限公司

发明人： 彭贤春 ,  刘坤 ,  滕渊 ,  刘杰

IPC分类号： H01L29/36 ,  H01L29/739 ,  H01L21/265 ,  H01L21/266 ,  H01L21/331

摘要： 本发明提供了一种可降低VF的IGBT芯片及其制作方法，该IGBT芯片包括顶层金属层、N+发射极、P型体区、CS层、P型掺杂区、N‑Sub、N型场终止区以及P+集电极；其中，通过调节P型掺杂区和CS层浓度以降低芯片正向导通压降VF。本发明在栅极沟槽底部引入P型掺杂区，通过调节P型掺杂区浓度，不影响器件击穿电压下增加CS层浓度，减小器件VF，降低静态导通损耗，减小沟槽底部电场强度，提升了栅氧可靠性。

公开(公告)号：CN115332316B

公开(公告)日：2023-07-21

申请号：CN202211239621.6

申请日：2022-10-11

申请人： 深圳芯能半导体技术有限公司

发明人： 张枫 ,  刘杰

IPC分类号： H01L29/06 ,  H01L29/417 ,  H01L29/423 ,  H01L29/78 ,  H01L21/336

摘要： 本申请属于功率器件技术领域，提供了一种沟槽MOSFET器件及其制备方法、芯片，N型衬底、N型外延层、P型掺杂层层叠设置，多晶硅层设于N型外延层以及P型掺杂层内，栅极氧化层设于多晶硅层与P型掺杂层之间以及多晶硅层与N型外延层之间，栅极金属层设于层间介质层表面的第一预设区域；源极金属层设于层间介质层表面与第一预设区域不接触的第二预设区域，源极金属层通过层间介质层上的第一接触孔与多晶硅层连接，如此可以将源极和漏极之间的结电容变成氧化层电容，在漏极电压变化时使得电压可以通过源极和漏极之间的电容泄放能量，解决目前的功率MOSFET在开关过程中由于漏极电压突然变化导致的栅极电压震荡、器件雪崩击穿等问题。

公开(公告)号：CN110112216B

公开(公告)日：2023-03-14

申请号：CN201910461819.0

申请日：2019-05-30

申请人： 深圳芯能半导体技术有限公司

发明人： 张益鸣 ,  刘杰

IPC分类号： H01L29/778 ,  H01L21/335

摘要： 本发明提供了一种晶体管，由下往上依次包括衬底、绝缘介质层以及金属硅化物层，在所述金属硅化物层上的两端设有有源区，所述有源区延伸至所述衬底，在所述有源区上依次生长出缓冲层和非掺杂GaN层，所述非掺杂GaN层和所述金属硅化物层之间形成高浓二维电子气沟道，所述非掺杂GaN层的表面和所述高浓二维电子气沟道的侧壁上覆盖有异质结构势垒层，所述异质结构势垒层和所述金属硅化物层之间形成栅极导电沟道，在所述异质结构势垒层上和所述金属硅化物层上覆盖有绝缘栅介质层，所述绝缘栅介质层的两端分别设有源极和漏极，所述栅极导电沟道处的所述绝缘栅介质层上设有栅极，本发明还提供的一种晶体管制作方法，使晶体管的栅极不易漏电。

公开(公告)号：CN115395482B

公开(公告)日：2023-01-13

申请号：CN202211327593.3

申请日：2022-10-27

申请人： 深圳芯能半导体技术有限公司(CN)

发明人： 高存旗 ,  刘杰

IPC分类号： H02H7/12 ,  H02H3/24 ,  H02M1/088

摘要： 本发明公开了一种欠压锁定电路及半桥开关驱动电路，该欠压锁定电路的开通信号锁定电路的第一输入端用于连接窄脉冲产生电路的开通脉冲输出端，开通信号锁定电路的第二输入端用于输入欠压信号，开通信号锁定电路的输出端用于输出开通锁定信号；欠压同步电路的第一输入端连接窄脉冲产生电路的关断脉冲输出端，欠压同步电路的第二输入端用于输入欠压信号，欠压同步电路的输出端用于输出关断锁定信号，用以在欠压信号有效时控制后级开关管的关断；该欠压锁定电路只让欠压同步电路产生的关断锁定信号传输到高压区电路，用以关断高边MOSFET/IGBT，防止高边MOSFET/IGBT处于常通状态，避免高边MOSFET/IGBT损坏。

公开(公告)号：CN115295612B

公开(公告)日：2023-01-10

申请号：CN202211196595.3

申请日：2022-09-29

申请人： 深圳芯能半导体技术有限公司

发明人： 杨磊 ,  刘杰

IPC分类号： H01L29/06 ,  H01L29/08 ,  H01L29/739 ,  H01L21/331

摘要： 本申请属于功率器件技术领域，提供了一种单边沟道RC‑IGBT器件及其制备方法、芯片，通过在结型场效应层的正面设置第一凹槽和第二凹槽用于形成独立的IGBT器件和沟道二极管器件，且背面的P型集电区对应IGBT器件的沟槽区域，N型集电区对应沟道二极管的沟槽区域，在两沟槽中间的区域，利用绝缘填充层将P型集电区和N型集电区半隔离开，使得N型源极区内的电子距离P型集电区更近，当器件正向导通时，N型源极区的电子注入N型缓冲层、N型集电区，流出至集电极金属层，可以延长电子的传输路径，使得P型集电区和N型缓冲层之间形成导通的PN结，从而在MOSFET工作的同时形成IGBT和MOSFET的混合导电模式，提高集电极发射极之间的电压的平滑度，完全消除折回现象。

公开(公告)号：CN115117151B

公开(公告)日：2023-01-10

申请号：CN202211023620.8

申请日：2022-08-25

申请人： 深圳芯能半导体技术有限公司

发明人： 刘坤 ,  刘杰

IPC分类号： H01L29/06 ,  H01L29/739 ,  H01L21/331

摘要： 本发明提供了一种具复合元胞结构的IGBT芯片及其制作方法，该IGBT芯片中所述第一P阱区位于所述单晶硅衬底第一区域，所述第二P阱区位于所述单晶硅衬底第二区域，第一P阱区的深度大于第二P阱区的深度，且所述多晶硅栅极区的第一部分位于第一P阱区，所述多晶硅栅极区的第二部分位于第二P阱区。本发明通过在芯片的元胞区，设计两种不同阈值电压的元胞，在芯片关断的过程中，高阈值元胞的沟道首先关闭，但低阈值元胞的沟道仍然会保持一段时间的开启，从而使得电子电流成分呈现阶梯式的下降，承担了空间电荷区的部分电流占比，有效抑制了空穴电流的上升，缓解了该区域的有效掺杂浓度Neff的增大，从而提升了芯片的动态雪崩击穿电压。

公开(公告)号：CN115483288A

公开(公告)日：2022-12-16

申请号：CN202211100246.7

申请日：2022-09-09

申请人： 深圳芯能半导体技术有限公司

发明人： 张枫 ,  刘杰

IPC分类号： H01L29/78 ,  H01L29/06 ,  H01L29/40 ,  H01L21/336

摘要： 一种MOSFET的结构、制造方法及功率器件、电子设备，属于半导体技术领域，通过包括外延层、沟道层、有源层、栅极结构、第一沟槽、第一导电层、第一介电层、金属柱、浮动结以及第一绝缘层；沟道层设置于外延层的上表面；有源层设置于沟道层的上表面；栅极结构从有源层的上表面纵向向下穿过有源层和沟道层；第一沟槽从有源层的上表面纵向向下穿过有源层和沟道层；第一导电层覆盖在第一沟槽的侧壁内表面；第一介电层覆盖在第一导电层的侧壁内表面；金属柱填充在第一介电层内部；浮动结位于第一沟槽的底部；第一绝缘层位于第一沟槽的顶部；减小了MOSFET的内阻并提高了纵向耐压能力和横向耐压能力。

公开(公告)号：CN115241062B

公开(公告)日：2022-12-13

申请号：CN202211148843.7

申请日：2022-09-21

申请人： 深圳芯能半导体技术有限公司

发明人： 张益鸣 ,  刘杰

IPC分类号： H01L21/329 ,  H01L29/872

摘要： 本申请属于功率器件技术领域，提供了一种凸形碳化硅JBS器件及其制备方法、芯片，在N型外延层的正面形成多个侧壁设有第一氮化硅层的第二凹槽，然后在多晶硅掩膜层以及第一氮化硅层的掩蔽下，对N型外延层进行P型掺杂离子注入，以在N型外延层的正面形成多个位于第二凹槽的底部的第一P型掺杂区和多个位于相邻的第二凹槽之间的第二P型掺杂区，然后去除第一氮化硅层和多晶硅掩膜层形成第三凹槽，在第三凹槽的基础上形成欧姆金属层和金属保护层，然后在去除第三凹槽侧壁的第二氮化硅层的基础上形成肖特基合金层，使得沟槽侧壁和底部形成肖特基结，可以在小元胞尺寸下形成高肖特基占比的器件，实现低VF、低漏电流的碳化硅JBS器件。

公开(公告)号：CN115188803B

公开(公告)日：2022-12-13

申请号：CN202211103081.9

申请日：2022-09-09

申请人： 深圳芯能半导体技术有限公司

发明人： 张益鸣 ,  刘杰

IPC分类号： H01L29/06 ,  H01L29/423 ,  H01L29/78 ,  H01L21/28 ,  H01L21/336

摘要： 本发明提供了一种沟槽侧壁栅碳化硅MOSFET及其制备方法，本发明通过在制备5‑10μm的宽碳化硅沟槽，沟槽间距2‑6μm；在宽沟槽内沉积侧壁保护层，向沟槽底部及非沟槽的中间部分进行加浓铝离子注入，去除侧壁掩膜层，涂布光刻胶，并无掩膜曝光，保留沟槽内的光刻胶，露出刻蚀掩膜层，清除刻蚀掩膜层，用光刻胶做氮离子注入阻挡层，并注入氮离子用来形成N+区；去除光刻胶，涂布碳膜，高温激活铝离子及氮离子，形成浓的P+，淡的P及浓的N+区。该结构的底部及Pwell中的P+区可以夹断栅氧拐角处的电场，保护栅氧不容易击穿；同时P+区可以同N外延区形成PN结，用作开关时的续流。

公开(公告)号：CN115172445B

公开(公告)日：2022-11-29

申请号：CN202211071239.9

申请日：2022-09-02

申请人： 深圳芯能半导体技术有限公司

发明人： 张益鸣 ,  刘杰

IPC分类号： H01L29/06 ,  H01L27/07 ,  H01L21/82

摘要： 一种快恢复功率器件的结构、制造方法及电子设备，属于半导体技术领域，通过包括P型层、N型外延层、第一柱状沟槽、第一P型区以及第二P型区；P型层位于N型外延层上表面；第一柱状沟槽镂空P型层且位于N型外延层上表面；第一P型区位于第一柱状沟槽的下方；第二P型区设置于第一柱状沟槽的侧面下方且位于P型区的上表面；第二P型区的掺杂浓度大于第一P型区的掺杂浓度第一柱状沟槽的侧面上方与N型外延层连接；故在正向开启电压的同时，降低了反向恢复电流，并提高了快恢复功率器件的反向耐压能力。