-
公开(公告)号：CN117038806B
公开(公告)日：2024-09-13
申请号：CN202311022725.6
申请日：2023-08-15
申请人： 江西兆驰半导体有限公司
摘要： 本发明提供了一种倒装BLU发光二极管，其特征在于，包括衬底、依次沉积在衬底一侧的反射率调节层、布拉格反射层以及沉积在衬底另一侧的发光层，反射率调节层包括设于衬底中心的中心图形区、依次围设于中心图形区四周的环形图形区和无图形区，中心图形区和环形图形区内均设有若干等高且截面为锥形的反射凸起，中心图形区的反射凸起与衬底的夹角大于环形图形区的反射凸起与衬底的夹角。本发明的倒装BLU发光二极管，在衬底的正面沿中心向四周设有与衬底夹角依次减小的反射凸起，减少衬底正面出现暗点的产生，有效的提高了二极管的发光均匀性。
-
公开(公告)号：CN116825926B
公开(公告)日：2024-08-30
申请号：CN202310462449.9
申请日：2023-04-26
申请人： 江西兆驰半导体有限公司
摘要： 本发明提供一种高良率倒装LED芯片及其制备方法，一种高良率倒装LED芯片的制备方法包括如下步骤：提供一衬底；在衬底上沉积外延层；在外延层上制备布拉格反射层，并在布拉格反射层中刻蚀贯穿形成布拉格反射层通孔；布拉格反射层通孔的截面由下至上依次增大、且在布拉格反射层的内壁上形成平缓的斜面，本发明中的高良率倒装LED芯片的制备方法，在制备布拉格反射层通孔时，通过控制其在布拉格反射层的内壁上形成平缓的斜面，以消除因斜面呈锯齿状而导致的焊盘在斜坡披覆时会出现空洞的技术问题，避免了空洞处ESD放电，提高了倒装LED芯片的良率。
-
公开(公告)号：CN117393680A
公开(公告)日：2024-01-12
申请号：CN202311695378.3
申请日：2023-12-12
申请人： 江西兆驰半导体有限公司
摘要： 本发明涉及半导体器件领域，尤其涉及一种倒装发光二极管芯片及其制备方法，该倒装发光二极管芯片包括衬底以及在所述衬底上依次设置的外延层、连接层、绝缘层和焊盘层。通过先进行匀胶、曝光、显影形成一两端梯形开口，然后利用第一电子束蒸镀工艺蒸镀反射镜层金属，接着进行第二次显影，然后利用第二电子束蒸镀工艺蒸镀反射镜保护层金属，然后利用金属剥离工艺同时去除掉不需要的反射镜金属和反射镜保护层金属，由此只需要光刻一次，金属剥离一次，且通过反射镜保护层对反射镜层进行包覆，由此可防止剥离不需要的反射镜层时造成需要留在底材上的反射镜层也被剥离掉。
-
公开(公告)号：CN117153972A
公开(公告)日：2023-12-01
申请号：CN202311206458.8
申请日：2023-09-19
申请人： 江西兆驰半导体有限公司
摘要： 本发明提供一种矩阵型LED芯片的制备方法，包括：于衬底上沉积外延层；于外延层上自下而上涂布厚度及粘度均依次减少的第一光刻胶层、第二光刻胶层、第三光刻胶层及第四光刻胶层，以形成光刻胶复合层；于光刻胶复合层上开设内壁为第一圆弧面的第一开口槽，以于外延层上形成内壁为第二圆弧面的第二开口槽；于第二圆弧面上设置第一绝缘保护层，第一绝缘保护层覆盖第二圆弧面；于外延层上蒸镀Ag反射镜，部分Ag反射镜盖设于第一绝缘保护层上。在外延层发光时，其侧向出光可通过所述第二圆弧面被Ag反射镜反射，将光线转变为垂向的光线，收敛了发光角度，提高了垂向出光的光效。
-
公开(公告)号：CN117096247A
公开(公告)日：2023-11-21
申请号：CN202311184084.4
申请日：2023-09-14
申请人： 江西兆驰半导体有限公司
摘要： 本发明提供LED倒装芯片的制备方法及LED倒装芯片，所述LED倒装芯片的制备方法包括提供一衬底；在所述衬底上沉积外延层；在所述外延层上制备电极导电层；在所述电极导电层上制备电极层；采用光控法在所述电极层上制备DBR反射层，其中，所述DBR反射层包括周期性交替层叠的第一膜层和第二膜层，所述DBR膜层的首层和尾层均为所述第一膜层，任一周期内的所述第一膜层的厚度大于所述第二膜层的厚度；在所述DBR反射层上制备焊盘层，通过简化LED倒装芯片DBR的膜层结构，在所需的波段内提高LED倒装芯片DBR的反射率，提高芯片出光率，进而使LED倒装芯片的亮度提升，节约了制备时间。
-
公开(公告)号：CN116581225B
公开(公告)日：2023-10-17
申请号：CN202310855066.8
申请日：2023-07-13
申请人： 江西兆驰半导体有限公司
摘要： 本发明提供了一种倒装发光二极管芯片及其制备方法，所述芯片包括衬底以及依次设于所述衬底上的第一半导体层、电流扩展层、电极层、布拉格反射层、第二半导体层；所述布拉格反射通孔具有第一底面、第二底面，所述电极层具有第一表面、第二表面；所述第一表面的投影圆直径大于所述第二表面的投影圆直径，所述第一底面的投影圆直径大于所述第二表面的投影圆直径、小于所述第一表面的投影圆直径，所述第二底面的投影圆直径大于所述第一表面的投影圆直径，本发明可去掉布拉格反射层置于电极层拐角处的凸块，避免点连接层金属在凸块上形成空洞，以提高芯片可靠性。
-
公开(公告)号：CN116613259A
公开(公告)日：2023-08-18
申请号：CN202310890249.3
申请日：2023-07-20
申请人： 江西兆驰半导体有限公司
摘要： 本发明提供一种倒装LED芯片及制备方法，方法包括提供一衬底，在衬底的上表面生长外延层；在外延层的上表面沉积电流阻挡层以及透明导电层；在透明导电层的上表面分段蒸镀一层第一PD，第一PD依次包括依次层叠的第一反射层、应力消解层及保护层，其中，采用Ag在透明导电层的上表面蒸镀一层第一反射层，并在反射层上蒸镀多层应力消解层；在应力消解层上生长保护层，并在保护层上沉积一层第二反射层，得到第一半成品芯片；对第一半成品芯片进行刻蚀处理暴露第一PD，并在第一PD的上方蒸镀一层第二PD，得到成品倒装LED芯片。本发明能够大幅降低制备成本，在降低成本的同时避免金属膜层翘曲异常的情况，提升倒装LED芯片的可靠性。
-
公开(公告)号：CN116565076A
公开(公告)日：2023-08-08
申请号：CN202310606497.0
申请日：2023-05-26
申请人： 江西兆驰半导体有限公司
摘要： 本发明提供一种应用于LED芯片的电流阻挡层制备方法，所述制备方法包括：提供一衬底，在所述衬底上依次制备外延层、缓冲层、以及金属层，其中，所述金属层表面为粗糙面；提供一衬底，在所述衬底上依次制备外延层、缓冲层、以及金属层，其中，所述金属层表面为粗糙面；利用旋涂法在所述金属层的上表面涂布光刻胶层，并利用第一处理工艺依次处理所述胶层、所述金属层、以及所述缓冲层至第一预设尺寸，以暴露出所述外延层；利用第二处理工艺继续处理、以使所述缓冲层暴露，至此形成电流阻挡层，通过如此设置，在金属上涂布光刻胶便不会产生静电，本发明可以消除现有的制备电流阻挡时产生静电导致外延层击穿，LED芯片良率和可靠性降低的问题。
-
公开(公告)号：CN116230733B
公开(公告)日：2023-07-21
申请号：CN202310511817.4
申请日：2023-05-09
申请人： 江西兆驰半导体有限公司
摘要： 本发明提供一种Micro LED芯片及其制备方法，该方法通过将红绿蓝三色外延层制备在同一个衬底上，然后再依此制备电流扩展层、反射墙、第一电极、布拉格反射层、第二电极及焊盘层，且所述反射墙设置于红绿蓝三色四周，使得红绿蓝三色芯片侧面出光可以通过反射墙反射从衬底面射出，避免了的蓝光外延层吸收绿光芯片的侧面出光，绿光外延层吸收红光芯片的侧面出光，造成绿光芯片和红光芯片的亮度损失，所述方法制备的Micro LED芯片不需要衬底剥离工艺，降低了衬底剥离工艺所需要的高额成本，同时该方法还可以同时在衬底上完成N个像素点，相当于无限的缩小像素点之间的距离，得到更优秀的显示效果。
-
公开(公告)号：CN116288226A
公开(公告)日：2023-06-23
申请号：CN202310582556.5
申请日：2023-05-23
申请人： 江西兆驰半导体有限公司
摘要： 本发明提供一种电子束蒸镀金属膜层应力监控方法，通过采用电子束蒸镀工艺在晶圆表面制备金属膜层之前，在晶圆的预设位置上制备识别图形，即在晶圆上同时具有识别图形和金属图形，当金属膜层制备完成后，对识别图形的状态进行检测，并根据检测结果，判断金属膜层的应力，以对电子束蒸镀金属膜层应力进行监控，在此过程中，不需要额外的应力测试设备，也不需要额外的辅助材料，从而有效降低了制造成本，且可以准确、快速了解电子束蒸镀金属膜层应力。
-
-
-
-
-
-
-
-
-
搜索结果
122 条记录 (耗时 0.053 秒)
