-
公开(公告)号:CN113870757A
公开(公告)日:2021-12-31
申请号:CN202010617256.2
申请日:2020-06-30
申请人: 京东方科技集团股份有限公司 , 合肥京东方显示技术有限公司
IPC分类号: G09G3/20
摘要: 本公开公开了显示面板的驱动方法、驱动电路及显示装置,其中,驱动方法包括:在第一显示频率时,在一帧扫描时间内,分别对4N条时钟信号线加载不同的第一时钟信号,控制栅极驱动电路中的多个移位寄存器顺序工作,使各移位寄存器输出不同的信号,以逐行驱动栅线;在第二显示频率时,在一帧扫描时间内,对同一单元组电连接的各时钟信号线加载相同的第二时钟信号,对不同的单元组电连接的时钟信号线加载不同的第二时钟信号,控制各单元组顺序工作,使同一单元组中的移位寄存器向电连接的栅线输出相同的信号,以及使不同单元组中的移位寄存器向电连接的栅线输出不同的信号,以驱动栅线;其中,第二显示频率为第一显示频率的升频。
-
公开(公告)号:CN112825331A
公开(公告)日:2021-05-21
申请号:CN201911143764.5
申请日:2019-11-20
申请人: 京东方科技集团股份有限公司 , 合肥京东方显示技术有限公司
IPC分类号: H01L29/423 , H01L29/786 , H01L27/12 , G02F1/1362 , G02F1/1368
摘要: 一种薄膜晶体管、阵列基板以及显示装置。薄膜晶体管位于衬底基板上且包括位于衬底基板上的栅极、第一电极和第二电极;栅极包括第一主体部分和第一延伸部分;第一主体部分沿第一方向延伸;第一延伸部分沿第一方向延伸,与第一主体部分电连接,且与第一主体部分间隔开第一间隔;第一电极包括第一重叠端、第一补偿端和第一居间部分;第一重叠端在衬底基板上的正投影与第一主体部分在衬底基板上的正投影至少部分重叠;第一补偿端位于第一重叠端的远离第一主体部分的一侧,在衬底基板上的正投影的与第一延伸部分在衬底基板上的正投影至少部分重叠;第一居间部分连接第一重叠端和第一补偿端,在衬底基板上的正投影位于第一间隔在衬底基板上的正投影内。
-
公开(公告)号:CN109215609A
公开(公告)日:2019-01-15
申请号:CN201811340745.7
申请日:2018-11-12
申请人: 合肥京东方显示技术有限公司 , 京东方科技集团股份有限公司
IPC分类号: G09G3/36 , G09G3/3208 , G09G3/3275
摘要: 本发明提供一种显示基板、显示面板及其驱动方法,属于显示技术领域,其可至少部分解决现有的显示基板的显示画面会出现细纹不良的问题。本发明的一种显示基板,包括:阵列排布的多个子像素,多个子像素分为至少两种颜色;在行方向上,任意两相邻子像素颜色不同;在同一列子像素中,两种颜色的子像素交替排布;在任意两相邻列子像素中,均有至少一种同颜色的子像素;多条栅线,每条栅线与一行子像素连接;多条数据线,每条数据线分别与相邻两列子像素中的同一颜色子像素连接。
-
公开(公告)号:CN108962118A
公开(公告)日:2018-12-07
申请号:CN201810829964.5
申请日:2018-07-25
申请人: 京东方科技集团股份有限公司 , 合肥京东方显示技术有限公司
IPC分类号: G09G3/20
CPC分类号: G09G3/20
摘要: 本发明公开一种GOA单元、GOA电路及其驱动方法、阵列基板、显示装置,涉及显示技术领域,用于减小GOA电路的布线空间。该GOA单元包括栅扫描子电路和复位模块;该复位模块包括第一复位薄膜晶体管和一条复位信号线;第一复位薄膜晶体管的栅极与复位信号线相连,第一复位薄膜晶体管的漏极与栅扫描子电路的输出端相连,第一复位薄膜晶体管的源极与负极性电压端相连;复位信号线将复位信号输出至第一复位薄膜晶体管时,第一复位薄膜晶体管导通,将栅扫描子电路的输出端的电压拉低至负极性电压端的电压,对栅扫描子电路的输出端的电压进行复位。本发明提供的GOA单元、GOA电路及其驱动方法、阵列基板、显示装置用于窄边框的显示装置。
-
公开(公告)号:CN114114763B
公开(公告)日:2023-08-08
申请号:CN202010878350.3
申请日:2020-08-27
申请人: 合肥京东方显示技术有限公司 , 京东方科技集团股份有限公司
IPC分类号: G02F1/1343 , G02F1/1362 , G02F1/1368 , G02F1/1339
摘要: 本公开实施例提供一种显示基板,包括基底,设置在基底上的多条第一扫描线、多条第二扫描线、多条数据线、多个公共电极和多个像素电极;第二扫描线与数据线相互平行,第二扫描线、公共电极、像素电极不同层;公共电极位于第二扫描线和数据线远离基底的一侧,且位于像素电极靠近基底的一侧;数据线与第二扫描线中,其中一者在基底上的正投影位于相邻像素电极之间的间隔区,另一者在基底上的正投影与像素电极在基底上的正投影有交叠。
-
公开(公告)号:CN113870757B
公开(公告)日:2023-07-04
申请号:CN202010617256.2
申请日:2020-06-30
申请人: 京东方科技集团股份有限公司 , 合肥京东方显示技术有限公司
IPC分类号: G09G3/20
摘要: 本公开公开了显示面板的驱动方法、驱动电路及显示装置,其中,驱动方法包括:在第一显示频率时,在一帧扫描时间内,分别对4N条时钟信号线加载不同的第一时钟信号,控制栅极驱动电路中的多个移位寄存器顺序工作,使各移位寄存器输出不同的信号,以逐行驱动栅线;在第二显示频率时,在一帧扫描时间内,对同一单元组电连接的各时钟信号线加载相同的第二时钟信号,对不同的单元组电连接的时钟信号线加载不同的第二时钟信号,控制各单元组顺序工作,使同一单元组中的移位寄存器向电连接的栅线输出相同的信号,以及使不同单元组中的移位寄存器向电连接的栅线输出不同的信号,以驱动栅线;其中,第二显示频率为第一显示频率的升频。
-
公开(公告)号:CN114787701A
公开(公告)日:2022-07-22
申请号:CN202080002011.7
申请日:2020-09-17
申请人: 京东方科技集团股份有限公司 , 合肥京东方显示技术有限公司
IPC分类号: G02F1/1343
摘要: 一种显示基板、显示面板和显示装置,该显示基板包括:第一衬底基板和位于第一衬底基板上的多条栅线(4)、多条数据线(5),栅线(4)沿第一方向延伸,数据线(5)沿第二方向延伸;多条栅线(4)和多条数据线(5)限定出多个像素单元,像素单元包括:薄膜晶体管(7)、像素电极(8)和公共电极(9),至少部分像素单元配置有导电桥线(10),导电桥线(10)与像素电极(8)同层设置;在配置有导电桥线(10)的像素单元内,像素电极(8)的第一端部或第二端部的第一侧设置有第一镂空结构(13),导电桥线(10)的端部位于第一镂空结构(13)内且与公共电极(9)过孔连接,像素电极(8)的第一端部的第二侧设置有第二镂空结构(14),以使得像素电极(8)与位于两侧且最近的数据线(5)分别所形成的寄生电容的差的绝对值小于或等于预设电容差值。
-
公开(公告)号:CN114420858A
公开(公告)日:2022-04-29
申请号:CN202111392283.5
申请日:2021-11-23
申请人: 合肥京东方显示技术有限公司 , 京东方科技集团股份有限公司
摘要: 本申请提供了一种显示面板及其制备方法、显示装置,该显示面板包括:间隔设置于所述基板上的多个显示单元;其中,每个所述显示单元包括至少一个像素;位于所述衬底基板上且设置于任意相邻两个所述显示单元之间的反射层;设置于所述反射层远离所述衬底基板的一侧的散射层;其中,所述散射层至少部分透光,所述散射层在所述衬底基板上的正投影至少覆盖部分所述反射层在所述衬底基板上的正投影。入射所述显示面板上的激光,照射到所述散射层上的部分,先经过散射层的散射,散射之后的激光再经过反射层的反射,增大了激光在各视角的漫反射,形成类朗伯体式光斑,各视角可见,实现了激光笔在显示面板上的全视角可视。
-
公开(公告)号:CN112447128A
公开(公告)日:2021-03-05
申请号:CN201910835269.4
申请日:2019-09-05
申请人: 合肥京东方显示技术有限公司 , 京东方科技集团股份有限公司
IPC分类号: G09G3/20
摘要: 本公开提供了一种栅极驱动电路及其控制方法、显示装置,涉及显示技术领域。该栅极驱动电路包括:输入子电路,用于在第一输入信号的控制下,将第一节点的电位由第一电平变为第二电平;输出子电路,用于响应于第二输入信号,输出栅极驱动信号;第一复位子电路,用于在第一复位信号的控制下将第一节点的电位复位;至少一个降噪子电路,用于在第一节点的电位被复位的情况下,将第一节点和输出子电路的输出端的电位保持为第一电平;和功能维持子电路,用于在第一输入信号的控制下,控制降噪子电路工作,以便该降噪子电路将第一节点与第一电压端中断。本公开使得栅极驱动信号的输出不受开关晶体管的特性漂移的影响。
-
公开(公告)号:CN111624827A
公开(公告)日:2020-09-04
申请号:CN202010598503.9
申请日:2020-06-28
申请人: 京东方科技集团股份有限公司 , 合肥京东方显示技术有限公司
IPC分类号: G02F1/1362 , G02F1/1345 , G02F1/1343 , G02F1/1335 , G09G3/36
摘要: 本公开是关于一种阵列基板、显示面板和显示装置,属于显示器领域。阵列基板包括:衬底基板,具有显示区域和围绕显示区域的外围区域;多根时钟线,位于衬底基板上且在外围区域内,时钟线沿第一方向延伸;多根时钟引线,位于衬底基板上且在外围区域内,时钟引线沿第二方向延伸,第一方向和第二方向交叉;多个移位寄存器单元,位于衬底基板上且在外围区域内,移位寄存器单元和时钟线之间通过时钟引线连接;补偿电容极板,位于衬底基板上且在外围区域内,补偿电容极板和时钟引线连接,且补偿电容极板与时钟引线不同层,补偿电容极板的面积和所连的时钟引线的长度负相关。
-
-
-
-
-
-
-
-
-