-
公开(公告)号：CN112486904B
公开(公告)日：2024-09-20
申请号：CN202011506065.5
申请日：2020-12-18
申请人： 清华大学
IPC分类号： G06F15/78
摘要： 本发明公开了一种可重构处理单元阵列的寄存器堆设计方法及装置，其中，该方法包括：采用数据局部和全局共享结合、数据和配置信息分离存储的方式，对每个可重构处理单元阵列PEA的全局寄存器堆GR进行设计，其中，每个PEA包括：多个处理器单元PE；采用数据和配置信息分离存储的方式，对每个PE的局部寄存器堆LR进行设计。本发明通过层次化的寄存器文件设计，能够充分利用可重构处理器单元阵列中各个处理单元的资源，提升可重构处理器单元阵列的系统性能。
-
公开(公告)号：CN118468306A
公开(公告)日：2024-08-09
申请号：CN202410534692.1
申请日：2024-04-29
申请人： 清华大学无锡应用技术研究院
摘要： 本公开提供了一种数据自同构处理方法及装置，可以应用于计算机领域、加密技术领域。该数据自同构处理方法包括：获取与初始数据对应的第一位反转矩阵；基于预设的元素位置映射关系，对第一位反转矩阵的第一元素进行位置转换，得到第一转置矩阵，第一转置矩阵表征对初始数据进行转置操作的结果，第一转置矩阵包括第一转置元素；根据与第一转置元素相关的元素移位信息，对第一转置元素执行地址映射操作，得到第二转置矩阵，其中，元素移位信息是基于地址映射操作函数处理第一转置元素的矩阵位置得到的；基于元素位置映射关系，对第二转置矩阵的第二转置元素进行位置转换，得到表征对初始数据进行自同构处理后的目标位反转矩阵。
-
公开(公告)号：CN112579516B
公开(公告)日：2024-07-05
申请号：CN202011550066.X
申请日：2020-12-24
申请人： 清华大学无锡应用技术研究院
摘要： 本发明涉及集成电路技术领域，具体公开了一种可重构处理单元阵列，其特征在于，包括：数据抽取端口，与反馈运算阵列连接；反馈运算阵列，包括第一拼接移位单元、第二拼接移位单元、寄存器、算术运算单元和可重构S盒；第一拼接移位单元与数据抽取端口连接；算术运算单元用于根据第一拼接移位单元的输出数据以及寄存器的输出数据按照配置信息选择路由网络进行算术运算，并输出密钥流；其中寄存器的输入端与可重构S盒的输出端连接，可重构S盒的输入端与第二拼接移位单元的输出端连接，第二拼接移位单元的输入端与算数运算单元的输出端连接。本发明提供的可重构处理单元阵列能够保证数据交互速率的前提下实现互连的灵活性，降低功耗。
-
公开(公告)号：CN112486908B
公开(公告)日：2024-06-11
申请号：CN202011510855.0
申请日：2020-12-18
申请人： 清华大学
IPC分类号： G06F15/78
摘要： 本发明公开了一种层次化的多RPU多PEA的可重构处理器，包括：4个可重构处理器块RPU；其中，每个RPU包括：4个处理单元阵列PEA；其中，每个PEA包括：8×8个处理单元PE，以及与8×8个PE配合完成运算任务的处理单元阵列控制器、协处理器接口、配置控制器、数据控制器和数据共享存储器。本发明可以通过层次化的多RPU多PEA的粗粒度可重构阵列的结构，使得处理器的扩展变得简单，提升了灵活性，并降低了设计和控制的复杂度，能够间接地降低功耗，提升了性能。
-
公开(公告)号：CN117472324A
公开(公告)日：2024-01-30
申请号：CN202311345018.0
申请日：2023-10-17
申请人： 清华大学
摘要： 本申请涉及一种基于重叠加法的定浮点混合计算架构，所述架构包括处理单元和计算设备，所述处理单元包括可重构单元、三个定点乘法器、至多三个加法器、至多三个移位器和指数处理单元；所述计算设备，用于根据所述处理单元的精度类型和所述精度类型对应的精度模式，确定所述可重构单元的工作模式；所述处理单元，用于基于所述可重构单元的工作模式、各所述定点乘法器、各所述加法器、各所述移位器以及所述指数处理单元，对输入数据进行混合计算得到计算结果；所述输入数据包括定点数据及浮点数据，各所述加法器及所述指数处理单元是基于重叠加法进行计算的。采用该架构可对不同精度的定点数据、浮点数据进行混合计算。
-
公开(公告)号：CN115001694B
公开(公告)日：2023-07-11
申请号：CN202110231457.3
申请日：2021-03-02
申请人： 清华大学无锡应用技术研究院
IPC分类号： H04L9/32
摘要： 本申请提出一种基于级联开关和响应筛选电路的仲裁物理不可克隆函数APUF电路结构，包括：基于级联结构的多值APUF开关单元、亚稳态检测电路和APUF电路；多值APUF开关单元包括将多个小交换单元进行级联形成三个交换级，每个小交换单元内部和交换级之间的延时路径均相同，以使多值APUF开关单元内部所有的延时路径对称；亚稳态检测电路与APUF电路的仲裁器连接，检测仲裁器的输出是否存在振荡情况，通过上升下降沿触发器将振荡情况转化为数字信息，根据数字信息确定仲裁器响应是否稳定，通过亚稳态检测电路的筛选电路筛选不稳定响应。由此，通过分级实现交换行为，保证整个级联开关路径对称性，设计亚稳态检测电路对响应产生过程中亚稳态现象进行检测，提高稳定性。
-
公开(公告)号：CN116402091A
公开(公告)日：2023-07-07
申请号：CN202310323922.5
申请日：2023-03-29
申请人： 清华大学
IPC分类号： G06N3/044 , G06N3/0464 , G06N3/0475 , G06N3/063 , G06N3/08 , G06N3/092
摘要： 本申请涉及一种面向人工智能芯片的混合引擎智能计算方法和装置。该数据处理方法应用于处理芯片，处理芯片包括标量处理单元和计算单元；该方法包括：在接收到处理指令的情况下，从标量处理单元和计算单元中确定处理处理指令的第一目标处理单元；处理指令用于指示运行目标神经网络模型；利用第一目标处理单元对处理指令进行处理，得到处理指令对应的处理信息；处理信息包括控制信息和数据信息；利用第二目标处理单元和处理信息运行目标神经网络模型，得到目标神经网络模型的运行结果；第二目标处理单元包括第一目标处理单元。本申请可以改善人工智能芯片在运行神经网络模型的过程中容易产生过热等问题。
-
公开(公告)号：CN116400926A
公开(公告)日：2023-07-07
申请号：CN202310319068.5
申请日：2023-03-29
申请人： 清华大学
IPC分类号： G06F8/41 , G06N3/0464 , G06N3/063 , G06N3/08
摘要： 本申请涉及一种面向人工智能芯片的标量引擎处理方法和装置。所述方法包括：芯片中的上层模块获取待部署于芯片中的人工神经网络模型；上层模块基于芯片中的标量引擎所内置的指令集，对人工神经网络模型进行转换处理，得到人工神经网络模型对应的多个目标指令，并将多个目标指令发送至标量引擎；标量引擎执行多个目标指令，以在芯片内实现人工神经网络模型对应的编译处理。采用本方法能够提升人工智能芯片对人工神经网络模型的片内编译处理灵活性。
-
公开(公告)号：CN116155471A
公开(公告)日：2023-05-23
申请号：CN202211618930.4
申请日：2022-12-14
申请人： 清华大学无锡应用技术研究院
IPC分类号： H04L7/00
摘要： 本发明提供了一种用于多比特信号的数据传输方法，应用于通信技术领域，对于该多比特信号的每一单比特信号，该方法包括将单比特信号转换为第一状态机的状态信号，对该第一状态机的状态信号进行独热编码，得到该第一状态机的独热编码信号，将该第一状态机的独热编码信号跨时钟传递给第二状态机。本发明还提供了一种用于多比特信号的数据传输装置、电子设备及存储介质，保证了跨时钟信号的稳定性，同时也保证多位跨时钟信号同时变化时只有一位有效，避免多位跨时钟信号在同一个逻辑门聚合的错误出现。
-
公开(公告)号：CN115879532A
公开(公告)日：2023-03-31
申请号：CN202210111314.3
申请日：2022-01-29
申请人： 清华大学
IPC分类号： G06N3/082 , G06N3/0464
摘要： 本发明提出了一种神经网络模型的混合量化处理方法及系统，涉及神经网络模型技术领域，该方法包括：对神经网络模型的各层算子进行识别分类，根据分类结果将网络划分为多个块；在划分的多个块中，选取一个未固定的块采用多种位宽进行量化，其它未固定的块采用预设位宽进行量化；评估量化后的量化组合模型，得到评估数据；根据所述评估数据选出最优的量化模型，对模型中相应的块量化结果进行固定；判断当前网络模型相较于前一次选出的网络模型的提升是否达到预设阈值；其中，若未达到预设阈值则停止处理；若达到预设阈值，则根据以上步骤进行迭代处理，直至当前网络模型相较于前一次选出的网络模型的提升未达到预设阈值。
-
-
-
-
-
-
-
-
-
搜索结果
398 条记录 (耗时 0.149 秒)
