专用神经网络加速器、方法、设备及介质

    公开(公告)号:CN118246502A

    公开(公告)日:2024-06-25

    申请号:CN202410552629.0

    申请日:2024-05-07

    摘要: 本申请涉及专用神经网络加速器、方法、设备及介质,该加速器通过针对U8数据类型的输入特征图数据的特点,设计了由控制模块、缓存模块、DSR模块和运算模块组成的专用神经网络加速器,将其用于U8数据类型的输入特征图数据的推理计算。优化了输入特征图数据在神经网络推理过程中的数据存储、转换、计算和写回等的数据流程,实现了对卷积神经网络推理过程的高效加速,并且利用DSR模块的高效数据索引,DSR模块针对U8数据类型的特点,仅负责数据索引而不进行数据重新排序的操作,避免了不必要的数据重排,减少了数据传输过程中的复杂性和延迟,使得加速器在处理U8类型数据时能够更快速地获取和传输数据,提高了加速器的加速性能和效率。

    一种用于浮点乘法运算的5-2压缩器装置

    公开(公告)号:CN117879616A

    公开(公告)日:2024-04-12

    申请号:CN202311822418.6

    申请日:2023-12-27

    IPC分类号: H03M7/30 G06F7/523 G06F7/487

    摘要: 本发明公开一种用于浮点乘法运算的5‑2压缩器装置,包括第一~第六XOR单元、第一~第三MUX单元,第一XOR单元接收第一、第二输入信号,第二XOR单元接收第四、第五输入信号,第三XOR单元接收第三输入信号以及上一级的进位输入,第一、第二XOR单元的输出端分别连接至第四XOR单元,第三、第四XOR单元分别连接至第五XOR单元,第五XOR单元以及上一级的进位输入分别连接至第六XOR单元,第六XOR单元输出求和结果,第一MUX器输出当前级第一进位输出,第二MUX单元输出当前级第二进位输出,第三MUX单元输出进位结果。本发明通过将压缩器关键路径延时减少到4个XOR延时,有效降低纵向输出的延时。

    针对触发器的单粒子翻转纠错方法、装置和设备

    公开(公告)号:CN117811592A

    公开(公告)日:2024-04-02

    申请号:CN202311833130.9

    申请日:2023-12-28

    摘要: 本申请涉及一种针对触发器的单粒子翻转纠错方法、装置和设备,按照相干性和其他约束将网表中的触发器进行分组,针对每一个触发器簇添加单粒子翻转纠错逻辑,当触发器簇中的某一位触发器发生单粒子翻转错误时,通过纠错码原理构建的检验纠错电路,实现错误的检测和纠正。检验纠错电路根据纠错码的冗余信息确定触发器翻转错误位置,并进行有效的纠正。提高了数字电路系统对于单粒子翻转错误的容错性。通过对触发器进行相干性分组和引入校验触发器与检验纠错电路,系统能够检测和纠正由于环境中的辐射等原因引起的触发器单粒子翻转错误,从而提高了系统的可靠性和稳定性。

    一种可扩展端口的时间触发交换机

    公开(公告)号:CN117768418A

    公开(公告)日:2024-03-26

    申请号:CN202311830478.2

    申请日:2023-12-27

    摘要: 一种可扩展端口的时间触发交换机,包括MAC层模块、MAC地址模块、数据链路调度模块、混合数据调度模块、描述符缓存模块、数据链路发送控制模块;MAC层模块划分成发送端口模块和接收端口模块;MAC地址模块与接收端口模块连接;数据链路调度模块与接收端口模块连接;混合数据调度模块与数据链路调度模块连接;描述符缓存模块与数据链路调度模块连接;数据链路发送控制模块的输入端与混合数据调度模块、描述符缓存模块连接,输出端与MAC层的发送端口模块连接。本发明相比商用交换机,可转发时间触发数据和其他数据,并能实现时间触发数据的抢占,还能作为时间同步中的主要节点,实现了时间触发通信系统全局时间同步。

    一种基于矩阵降维的双粒子系统的波函数解析方法

    公开(公告)号:CN117744823A

    公开(公告)日:2024-03-22

    申请号:CN202311830452.8

    申请日:2023-12-27

    IPC分类号: G06N10/60

    摘要: 本发明公开了一种基于矩阵降维的双粒子系统的波函数解析方法,首先预设4带单粒子系统,根据4带单粒子系统设置6带双粒子系统,并将4带单粒子系统的哈密顿量矩阵扩展成6带双粒子系统的哈密顿量矩阵,然后基于4带单粒子系统的对称性和反对易关系设计幺正变换矩阵,通过幺正变换矩阵对6带双粒子系统的哈密顿量矩阵进行矩阵降维,得到6带双粒子系统降维后的哈密顿量矩阵,最后根据6带双粒子系统降维后的哈密顿量矩阵求解含时哈密顿量,根据含时哈密顿量求解6带双粒子系统的波函数。该方法降低了双粒子系统的波函数解析复杂度,大大简化了双粒子系统的波函数解析过程。

    兼容多款SPI Flash的SPI BOOT方法
    86.
    发明公开

    公开(公告)号:CN117493242A

    公开(公告)日:2024-02-02

    申请号:CN202311604725.7

    申请日:2023-11-28

    IPC分类号: G06F13/38 G06F13/42 G06F1/24

    摘要: 本申请涉及一种兼容多款SPI Flash的SPI BOOT方法。所述方法通过RBL设计与表格Boot Image设计能检测、获取用户程序在传输中的偏移量,达到自适应地纠正该偏移量,解决了不同型号SPI器件中dummy clock cycles参数默认值不同和读写访问该参数寄存器方式不同导致的兼容性问题,以及板级走线延时和芯片内布局布线不合规的延时导致的数据偏移问题;将自举模式信息集合到Boot Image中,节省了芯片引脚资源,避免了端口复用时多路信号干扰和引脚驱动力不足的风险,并增强了自举模式种类的扩展性;同时更多样的自举模式有利于SPI BOOT兼容各型号SPI Flash器件。

    基于SOC芯片的共享存储池的数据交换方法及装置

    公开(公告)号:CN117389767A

    公开(公告)日:2024-01-12

    申请号:CN202311506951.1

    申请日:2023-11-13

    IPC分类号: G06F9/54 G06F15/78

    摘要: 本申请涉及一种基于SOC芯片的共享存储池的数据交换方法和装置。SOC芯片上设置有N组主机,共享存储池被划分为N组存储块,每组存储块中包含至少两个双端口存储器。第i组主机只向对应的第i组存储块中写入数据,非第i组的其他主机组可以并行通过存储块的双端口,直接读取第i组存储块的数据。这样通过划分存储区域和并行直接读取,实现了各组主机之间的数据交换。每组主机都有独立的存储块,可以并行直接访问其他组存储块中的数据,避免了传统Cache结构中的命中率低和一致性问题,大大提高了不同主机组之间的数据交换效率。

    多DSP核芯片自举方法、装置、设备和介质

    公开(公告)号:CN117170755A

    公开(公告)日:2023-12-05

    申请号:CN202311160871.5

    申请日:2023-09-08

    IPC分类号: G06F9/4401 G06F15/177

    摘要: 本申请涉及一种多DSP核芯片自举方法、装置、计算机设备和存储介质。所述方法通过读取启动模式值和特殊配置段配置内部基本部件和外设,根据用户程序的任务初始化配置段,将母任务分配给自举核列表中的各DSP核,使得各DSP核并行加载用户程序。通过多个DSP核并行加载用户程序,缩短了自举时间,大大提高了自举效率;此外,特殊配置段可以匹配不同外设,大大提高了外设兼容性;启动模式值和特殊配置段可以灵活配置内部基本部件和外设,支持多种模式,提高了灵活性;使多个DSP核并行工作,提高了资源利用率。

    一种RFID标签的安装装置及计算机

    公开(公告)号:CN106384148B

    公开(公告)日:2023-09-15

    申请号:CN201611045783.0

    申请日:2016-11-24

    IPC分类号: G06K19/077 G06F1/16

    摘要: 本发明公开了一种RFID标签的安装装置及计算机。公开的RFID标签的安装装置所述装置整体结构为顶部敞口且前后两侧无侧壁的扁盒状,包括盒体和紧固件,盒体由底板和对称固定连接在底板上方的左右侧壁即第一侧壁和第二侧壁构成。盒体的第一侧壁和第二侧壁上对称凸设有紧固件,当RFID标签放置在盒体中,紧固件固定RFID标签的上表面。安装装置可以通过紧固件固定,集成等方式固定在计算机上,安装装置不需要反复安装拆卸,仅安装和拆卸RFID标签即可,实现RFID标签的安装不易脱落,且便于反复安装和拆卸的目的。

    一种计算机外设接口关断与恢复的多层次协同控制方法

    公开(公告)号:CN111625875B

    公开(公告)日:2023-07-14

    申请号:CN202010462125.1

    申请日:2020-05-27

    IPC分类号: G06F21/71 G06F9/4401

    摘要: 本发明具体公开了一种计算机外设接口关断与恢复的多层次协同控制方法,所述方法首先在可信计算机主板上设置硬件控制通路装置,并将可信密码模块、主板BIOS固件和操作系统设置为外设接口关断与恢复的控制方,然后在可信引导阶段利用外设接口关断与恢复的控制方读取系统预设的外设接口配置信息并进行多层次协同访问操作通路执行外设接口的关断与恢复控制,在系统运行阶段利用系统管理员或授信方提供的外设接口访问控制策略并进行多层次协同访问操作通路执行外设接口的关断与恢复控制,从而实现了可信计算机在可信引导阶段和系统运行阶段中对外设接口的关断与恢复控制,大大增强了可信计算机外设接口的安全性。