面向时间交织模数转换器的杂散自修复多模态运算电路

    公开(公告)号:CN118199633B

    公开(公告)日:2024-09-03

    申请号:CN202410620463.1

    申请日:2024-05-20

    发明人: 张浩 汪粲星

    摘要: 本发明公开了面向时间交织模数转换器的杂散自修复多模态运算电路,杂散自修复多模态运算电路包括杂散特征提取模块、杂散修复模态计算模块、杂散修复补偿模块;该杂散自修复多模态运算电路基于多层感知机的算法进行硬件化实现,根据不同时间交织模数转换器的电路反馈特性,实现杂散修复的自动化,给出精确的修复结果,同时仅占用极少量的硬件资源,相较传统数字校准电路,具有高鲁棒性、低功耗、高性能的特点。

    一种集成高频高压PMOS管的驱动芯片电路

    公开(公告)号:CN118432603A

    公开(公告)日:2024-08-02

    申请号:CN202410565531.9

    申请日:2024-05-09

    发明人: 杨睿陌 徐宏林

    摘要: 本发明涉及一种集成高频高压PMOS管的驱动芯片电路,由高边驱动模块在预设高压域范围内,将所接收低压TTL电压波孔信号转换为对应驱动电压PG,分别输出至目标PMOS管MP0的栅极、以及低边检测模块,然后低边检测模块对驱动电压PG、以及来自高边驱动模块分支信号进行判决,产生上升沿、下降沿与驱动电压PG上升沿、下降沿均不交叠的信号NG,并输出至目标PMOS管MP0的漏极,如此实现对目标PMOS管MP0的驱动,完美解决了原有PMOS管驱动芯片功能单一及应用范围窄所带来的无法IP化的问题,在宽电源和宽温度范围内,保证所驱动不同类型的PMOS功率管在低频和高频时均能高效率高性能工作。

    一种集成滤波网络和多速率跨阻放大器的芯片结构

    公开(公告)号:CN117833843A

    公开(公告)日:2024-04-05

    申请号:CN202311865827.4

    申请日:2023-12-29

    发明人: 张浩 施家鹏 邓青

    IPC分类号: H03F3/68 H03F1/26

    摘要: 本发明公开了一种集成滤波网络和多速率跨阻放大器的芯片结构,包括跨阻放大器芯片、以及各速率通道分别对应的雪崩光电二极管,应用于光模块组件上提供各速率通道分别对应的差分电压信号。跨阻放大器芯片结构包括各速率通道分别对应的跨阻放大器模块,各跨阻放大器模块结构均包括芯片供电单元、光电流信号处理单元、以及高压滤波单元。本发明设计了多速率通道对应的滤波网络和多速率跨阻放大器的全集成芯片,可以在仅用一颗芯片的情况下实现XGPON系统中OLT端的光通信接收端组件设计,且经测试多个速率通道之间无串扰,对电源和其他电磁干扰的抑制能力出色,极大的节约了组件的元器件成本和封装成本,并且减少了外围器件,降低了封装难度。

    一种适用于神经网络加速器的自适应双频乘加阵列

    公开(公告)号:CN117289897B

    公开(公告)日:2024-04-02

    申请号:CN202311576340.4

    申请日:2023-11-24

    摘要: 本发明公开了一种适用于神经网络加速器的自适应双频乘加阵列,引入双固定数据流调度策略,实现输出固定以及权重部分固定,使得权重数据可以进行进一步的复用,缓解了权重静态存储器的带宽压力,阵列频率可以高于系统频率,实现更高的计算能效。本发明采用的自适应双频阵列,极大的减少了重复读写存储器的操作,通过输入图像和权重缓冲器以及频率调节模块动态调节计算阵列的频率,通过状态机控制整个阵列的计算,极大的增加了阵列的吞吐量,逻辑清晰,简单有效。本发明模块化程度高,模块之间依赖清晰,结构简单,可行性好,实现了较好的存储器与计算阵列的压力平衡,提升了阵列的能效。

    GPON OLT光模块突发模式接收端噪声检测电路

    公开(公告)号:CN117560091B

    公开(公告)日:2024-03-29

    申请号:CN202410002080.8

    申请日:2024-01-02

    发明人: 张浩 施家鹏 骆升

    摘要: 本发明公开了GPON OLT光模块突发模式接收端噪声检测电路,包括:顺序连接的第一逻辑电路、电荷泵、电容、比较器模块、逻辑与门、第二逻辑电路,所述噪声检测电路用于对周期为T的方波输入数据在一个基本逻辑计算周期内进行噪声监测。本发明应用于GPON OLT的突发模式接收链路,本发明通过电荷泵将频率信息转换为电压信息后进行噪声判定,在原有的幅度检测使用时,可以大大提高输入有效信号检测的成功率。且本发明以逻辑电路和比较器判别电路为主,参数调整比较灵活,选取合适参数,即可简单适用各种应用场合。

    离散式激光驱动器尾电流源

    公开(公告)号:CN107591680B

    公开(公告)日:2024-03-29

    申请号:CN201710882645.6

    申请日:2017-09-26

    IPC分类号: H01S5/042

    摘要: 本发明提出了一种离散式激光驱动器尾电流源,包括:n个BJT电流镜、n个差分驱动单元、一个偏置电流源和一个发光二极管。其中,每个所述BJT电流镜与一个所述差分驱动单元连接,以将该BJT电流镜作为相应的差分驱动单元的尾电流源。所述偏置电流源与所述发光二极管相连,以将该所述偏置电流源作为所述发光二极管的尾电流源。本发明通过BJT电流镜以二进制形式的分组重构技术实现低节点电容和调制电流全动态范围内的高带宽。

    一种杂散抑制的宽带多通道射频直采收发机电路

    公开(公告)号:CN117498886A

    公开(公告)日:2024-02-02

    申请号:CN202311229449.0

    申请日:2023-09-22

    发明人: 张浩 赵超 殷允金

    IPC分类号: H04B1/40 H03M1/12

    摘要: 本发明涉及一种杂散抑制的宽带多通道射频直采收发机电路,包括参考时钟杂散抑制电路、变频和高频时钟杂散抑制模块、接收电路杂散抑制模块、以及发射电路杂散抑制模块;设计电路不仅通过推挽的方式分别对电源轨和地轨的瞬态冲击电流进行吸收,减少模块自身冲击电流的泄露,而且对电源轨和地轨分别添加宽带负反馈环,对模块间的串扰噪声进行宽带抑制,解决了宽带多通道射频直采收发机内时钟串扰导致的杂散问题,以及采用分布式的带隙基准,能够对多种频率的杂散串扰进行抑制,因此通过电路结构的创新,克服了传统硅基射频直采收发机芯片衬底隔离度工艺受限、封装隔离度工艺受限而导致的杂散串扰难以降低的问题。

    一种具有频率保持和参考频率平滑切换的锁相环电路

    公开(公告)号:CN116170012B

    公开(公告)日:2023-07-25

    申请号:CN202310458100.8

    申请日:2023-04-26

    IPC分类号: H03L7/099 H03L7/081 H03K5/135

    摘要: 本发明公开了一种具有频率保持和参考频率平滑切换的锁相环电路,包括时钟丢失检测模块、时间数字转换器、数字时间转换器、鉴相器、电荷泵、环路滤波器、比较器、压控振荡器、分频器、参考电压产生模块和开关。利用比较器的输出调节压控振荡器的电容阵列,使压控振荡器的控制电压Vctrl在锁相环锁定后恒等于参考电压,不会随PVT条件变化而变化。在参考时钟信号丢失后,电路直接采用参考电压作为压控振荡器的控制电压,当参考时钟信号重新接入后,调整数字时间转换器的输出延迟,实现新的参考时钟信号与反馈时钟信号的时钟沿对齐。本发明在参考时钟信号重新接入后无需重新锁定的过程,降低了输出频率的波动,提高了环路的稳定性。

    一种用于软件可定义SOC芯片的无SYSREF分布式时钟架构

    公开(公告)号:CN116112011B

    公开(公告)日:2023-07-04

    申请号:CN202310382206.4

    申请日:2023-04-12

    发明人: 张浩 赵超

    摘要: 本发明涉及一种用于软件可定义SOC芯片的无SYSREF分布式时钟架构,包括无SYSREF的阵列式锁相环和阵列式数控延迟器件,多个锁相环PLL设计,解决了在传统软件可定义SOC芯片中,面对阵列ADC/DAC核高速时钟难以高质量传输的难题,也解决了长距离传输高速时钟因电磁辐射而时钟串扰的问题;同时阵列式锁相环对各ADC/DAC核时钟实现独立软件可配,无需SYSREF对不同分频器进行同步;此外,在低频率参考时钟域利用数控延迟器件DTC对阵列锁相环输出进行相位校准,降低设计难度,相比于传统集总时钟架构,本发明具有避免长距离传输高速时钟、无SYSREF信号、各通道频率独立可配、各通道相位独立校准等优点。

    低电压余度线性区电流镜
    10.
    发明公开

    公开(公告)号:CN108334155A

    公开(公告)日:2018-07-27

    申请号:CN201810424037.5

    申请日:2018-05-07

    发明人: 杨仲盼

    IPC分类号: G05F3/26

    CPC分类号: G05F3/26

    摘要: 本发明提出了一种低电压余度线性区电流镜,包括:第一MOS管、第二MOS管和运算放大器,其中,所述第一MOS管的栅极和第二MOS管的栅极分别与所述运算放大器的输出端相连,所述第一MOS管的源极和第二MOS管的源极分别接地,所述运算放大器的正极输入端与所述第一MOS管的漏极和电流输入端相连,以形成正反馈环路;所述运算放大器的负极输入端与所述第二MOS管的漏极和电流输出端相连,以形成负反馈环路;其中,所述第一MOS管的漏极和所述第二MOS管的漏极的电位相同,以使得工作在线性区的第一MOS管和第二MOS管保持相同的状态以达到电流镜像复制。本发明的电流镜输出节点电压可以低至几十mV,解决了电路功耗受限于电压余度的问题。