一种功率半导体器件终端保护区结构

    公开(公告)号:CN118658873A

    公开(公告)日:2024-09-17

    申请号:CN202411142537.1

    申请日:2024-08-20

    IPC分类号: H01L29/06

    摘要: 本发明涉及一种功率半导体器件终端保护区结构。本发明包括第一终端保护区;第二终端保护区,与第一终端保护区相连;多个P型柱,沿第一方向平行分布;多个N型柱,对应设置于相邻P型柱之间;其中,多个P型柱和多个N型柱均位于有源区和第一终端保护区,且沿第二方向延伸至第二终端保护区,并在第二终端保护区内停止,各P型柱和各N型柱沿第三方向延伸,第一方向、第二方向和第三方向两两垂直,且第一方向和第二方向与水平面平行;至少一个N型隔断区,设置于第二终端保护区内,N型隔断区能够将P型柱隔断。通过设置N型隔断区将传统终端的一个电场尖峰变为多个电场尖峰,从而降低电场峰值,提高终端可靠性并增大器件的击穿电压窗口。

    沟槽功率半导体器件及制造方法

    公开(公告)号:CN112420845B

    公开(公告)日:2024-09-06

    申请号:CN202011376901.2

    申请日:2020-11-30

    摘要: 本发明涉及一种沟槽功率半导体器件,在漏极金属上设有第一导电类型衬底、第一导电类型外延层,在第一导电类型外延层上设有第二导电类型体区与第二导电类型阱区,在第二导电类型体区内开设有第一类沟槽,在第二导电类型阱区内开设有第二类沟槽,所述第二类沟槽围绕所述第一类沟槽设置,所述第二导电类型体区的第二导电类型杂质的浓度峰值大于第二导电类型阱区的第二导电类型杂质的浓度峰值,本发明能够提高功率半导体器件的终端耐压,提高功率半导体器件的可靠性。

    高深宽比的超结功率半导体结构及其制造方法

    公开(公告)号:CN112242447B

    公开(公告)日:2024-09-06

    申请号:CN202011169438.4

    申请日:2020-10-28

    摘要: 本发明涉及一种高深宽比的超结功率半导体结构及制造方法,包括漏极金属、位于漏极金属上的第一导电类型单晶硅衬底及位于第一导电类型单晶硅衬底上的第一导电类型第一单晶硅外延层,在所述第一导电类型第一单晶硅外延层内设置第二导电类型柱,所述第二导电类型柱由掺杂了第二导电类型杂质的导电多晶硅形成,本发明能够消除第二导电类型柱内的填充间隙,增强填充性能,改善器件的漏电问题,提升器件的可靠性。

    一种特殊表面金属化的中大功率半导体器件及制作方法

    公开(公告)号:CN111599772B

    公开(公告)日:2024-09-06

    申请号:CN202010510464.2

    申请日:2020-06-08

    摘要: 本发明涉及功率半导体器件技术领域,具体公开了一种特殊表面金属化的中大功率半导体器件,包括金属盘与其上的第一焊料,第一焊料的上方设置功率芯片,半导体功率芯片的表面设置第一钝化层,第一钝化层上设置窗口,窗口内设置第一过渡金属与第二过渡金属,第二过渡金属与第一钝化层的表面设置第二钝化层,第二过渡金属上方的第二钝化层内再次设置窗口,并在该窗口内设置第二焊料,金属片电极通过第二焊料与芯片电连接。本发明还公开了一种特殊表面金属化的中大功率半导体器件的制作方法。本发明使得半导体功率芯片表面的窗口之间的距离可以自由调节,在获得较好的热耗散、较低的封装电阻与寄生电感的同时,提高了产品的良率。

    具有截止环结构的功率半导体器件及其制作方法

    公开(公告)号:CN110544725B

    公开(公告)日:2024-03-12

    申请号:CN201910805687.9

    申请日:2019-08-29

    发明人: 朱袁正 周锦程

    摘要: 本发明涉及半导体技术领域,具体公开了一种具有截止环结构的功率半导体器件,包括半导体基板,元胞区位于半导体基板的中心区,终端保护区位于元胞区的外圈且环绕元胞区设置;位于终端保护区的第二导电类型体区内环绕第二类沟槽的外围设置有截止环结构;截止环结构包括第三类沟槽、第四类沟槽和截止环金属,第三类沟槽和第四类沟槽的沟槽底部均伸入第一导电类型外延层内,截止环金属位于第三类沟槽和第四类沟槽的上方,且截止环金属能够通过第四类沟槽伸入第一导电类型外延层内。本发明还公开了一种具有截止环结构的功率半导体器件的制作方法。本发明提供的具有截止环结构的功率半导体器能够提高功率半导体器件的截止能力,阻止器件漏电。

    一种半封闭式屏蔽栅IEGT器件结构及其制作方法

    公开(公告)号:CN109244128B

    公开(公告)日:2024-03-12

    申请号:CN201811332631.8

    申请日:2018-11-09

    摘要: 本发明属于半导体器件的制造技术领域,涉及一种半封闭式屏蔽栅IEGT器件结构,半导体基板包括第一导电类型漂移层,在第一导电类型漂移层内的上部设有第二导电类型体区、沟槽及第一导电类型发射极,第二导电类型体区、第一导电类型发射极均与沟槽一侧邻接,在沟槽内设有被第一氧化层和第二氧化层一侧包裹的多晶硅栅极、位于第一氧化层外侧的半包围多晶硅栅极的半封闭式屏蔽栅,半封闭式屏蔽栅被第二氧化层包裹,第二氧化层紧贴沟槽内壁;本发明器件通过在多晶硅栅极外面设置有半包围的半封闭式屏蔽栅,能够有效消除器件在开启和关断时产生的横向感应电流,避免了栅极电压过冲的现象,减小了寄生电容,同时加快了开关速度,减小了开关损耗。

    一种晶圆级功率半导体器件及其制作方法

    公开(公告)号:CN107591452B

    公开(公告)日:2024-03-12

    申请号:CN201710934007.4

    申请日:2017-10-10

    发明人: 朱袁正 周永珍

    IPC分类号: H01L29/78 H01L21/336

    摘要: 本发明公开了一种晶圆级功率半导体器件,包括有源区其中,有源区包括:第一导电类型衬底和第一导电类型衬底外延层,在第一导电类型衬底外延层上形成沟槽,沟槽内填充导电多晶硅,第二导电类型体区上形成第一导电类型源极,第一导电类型源极和第一导电类型衬底外延层的上表面形成绝缘介质层,绝缘介质层上形成源极引线孔、漏极引线孔和栅极引线孔,第一导电类型源极通过源极引线孔与源漏栅金属层连接,第一导电类型衬底外延层通过漏极引线孔与源漏栅金属层连接,且源极引线孔、漏极引线孔和栅极引线孔均为同一工艺步骤形成。本发明还公开了一种晶圆级功率半导体器件的制作方法。本发明提供的晶圆级功率半导体器件,减少工艺制造光刻层数。

    一种超结功率半导体器件及其制造方法

    公开(公告)号:CN117317014A

    公开(公告)日:2023-12-29

    申请号:CN202311382260.5

    申请日:2023-10-24

    摘要: 本发明涉及一种超结功率半导体器件及其制造方法。包括自下而上依次设置第一导电类型衬底、外延层、绝缘介质层和源极金属,在所述外延层靠近绝缘介质层的一侧设有多条第二导电类型柱,每一条所述第二导电类型柱由n段第二导电类型短柱组成,其中,n为大于或等于2的整数;将所述外延层与所述绝缘介质层的交界面设为水平面,所述第二导电类型短柱偏转于所述水平面的铅锤线;同一条第二导电类型柱内,各所述第二导电类型短柱的偏转方向一致,相邻的所述第二导电类型柱内,所述第二导电类型短柱的偏转方向相反。本发明提供一种超结功率半导体器件及其制造方法,能够明显缩小元胞尺寸,降低导通电阻,其制造方法与现有工艺兼容且制造方法简单。

    一种屏蔽栅功率MOSFET器件及其制造方法

    公开(公告)号:CN109065542B

    公开(公告)日:2023-12-05

    申请号:CN201810909142.8

    申请日:2018-08-10

    IPC分类号: H01L27/088 H01L21/8234

    摘要: 本发明属于半导体器件的制造技术领域,涉及一种屏蔽栅功率MOSFET器件,包括有源区,有源区内包括元胞单元和虚拟元胞单元,虚拟元胞单元在第二导电类型阱区间设有第一类型沟槽,在第一类型沟槽内填充有虚拟屏蔽栅多晶硅、厚氧化层、位于虚拟屏蔽栅多晶硅上部两侧的虚拟栅极多晶硅及虚拟栅氧化层;在第一类型沟槽上依次覆盖有绝缘介质层、源极金属,源极金属通过绝缘介质层内的通孔分别与虚拟屏蔽栅多晶硅、虚拟栅极多晶硅电连接;本发明通过在有源区引入虚拟栅元胞结构,减小了栅极和源极的交叠面积,使得输入电容Ciss和米勒电容Crss降低,进而大幅度降低开关损耗,工艺简单,成本低,市场竞争力更强。

    一种超结功率半导体器件的终端保护区结构

    公开(公告)号:CN117059668A

    公开(公告)日:2023-11-14

    申请号:CN202311258623.4

    申请日:2023-09-27

    IPC分类号: H01L29/78 H01L29/06

    摘要: 本发明提供了一种超结功率半导体器件的终端保护区结构,所述终端保护区结构位于芯片外围,并且环绕有源区设置,有源区自下而上依次设置第一导电类型衬底、第一导电类型外延层、绝缘介质层和源极金属,终端保护区结构自下而上依次设置第一导电类型衬底、第一导电类型外延层、绝缘介质层,在靠近有源区的绝缘介质层的上方,设置栅极总线金属或源极金属;第一导电类型外延层靠近绝缘介质层的一侧设有互相平行的第二类第二导电类型柱,第二类第二导电类型柱靠近绝缘介质层的一侧设有填充有绝缘介质的沟槽,一根第二类第二导电类型柱搭配一个沟槽。本发明的终端保护区结构相比于传统结构更窄,能有效降低芯片成本。