一种混合型静电放电保护电路、芯片以及集成电路

    公开(公告)号:CN111864711A

    公开(公告)日:2020-10-30

    申请号:CN202010618324.7

    申请日:2020-06-30

    IPC分类号: H02H9/04

    摘要: 本发明涉及集成电路设计技术领域,公开了一种混合型静电放电保护电路、芯片以及集成电路,所述混合型静电放电保护电路包括:分压电路,电性连接于待分压引脚;电压检测电路,电性连接于所述分压电路,用于检测所述分压电路上的静电电荷的电压,并在所述电压大于预设定的安全电压阈值时,输出电荷泄放指令;以及电荷泄放开关,电性连接于所述电压检测电路,用于响应于所述电荷泄放指令,被开启以泄放所述静电电荷。该混合型静电放电保护电路克服了现有技术中无法达到很好的静电防护效果。

    线性稳压器的补偿电路及线性稳压器

    公开(公告)号:CN118068902A

    公开(公告)日:2024-05-24

    申请号:CN202410141361.1

    申请日:2024-01-31

    发明人: 蔡俊 黄继颇

    IPC分类号: G05F1/56

    摘要: 本申请公开了一种线性稳压器的补偿电路及线性稳压器。该线性稳压器输出端提供输出电压至负载,其中,该补偿电路包括:电流补偿路径,设置在电源电压与线性稳压器的输出端之间,用于提供补偿电流至线性稳压器的输出端,以对输出电压的瞬时下降进行补偿;以及微分电路,根据输出电压与基准电压之间电压差的变化值提供第一控制电压,且第一控制电压与电流补偿路径的控制端耦合,以使电流补偿路径根据第一控制电压调节补偿电流。根据本申请提供的线性稳压器,能够通过微分电路快速响应输出电压的瞬时变化,并对线性稳压器的输出端提供补偿电流以对输出电压的瞬时下降进行补偿,从而减小输出电压的降落幅度以提高线性稳压器的瞬态性能。

    迟滞电压可配置的比较器及迟滞电压的控制方法

    公开(公告)号:CN111756358B

    公开(公告)日:2024-05-14

    申请号:CN202010559965.X

    申请日:2020-06-18

    IPC分类号: H03K5/24

    摘要: 本发明公开了一种迟滞电压可配置的比较器及其迟滞电压的控制方法,包括:基准电压电路,用于给差分输入电路及共源共栅电路分别提供第一基准电压及第二基准电压;差分输入电路,包括:第一差分输入级及第二差分输入级;以及所述共源共栅电路,用于将所述第一差分输入级的输出电压和所述第二差分输入级的电压放大后发送至所述比较器本体。本发明可以实现迟滞电压的可配置,可对高低转换阀值进行精确的调节,满足系统设计时,对不同迟滞电压的需求。

    超级结制作方法及超级结
    4.
    发明公开

    公开(公告)号:CN112635326A

    公开(公告)日:2021-04-09

    申请号:CN202011460905.9

    申请日:2020-12-11

    IPC分类号: H01L21/336 H01L29/06

    摘要: 本发明提供一种超级结制作方法及超级结,该方法包括:提供一半导体衬底,半导体衬底表面形成有具有第一导电类型掺杂的第一外延层,在第一外延层上形成具有刻蚀窗口的掩膜层,通过掩膜层在第一外延层内形成垂直的浅沟槽,然后利用浅沟槽的自对准,在浅沟槽底部的第一外延层进行多次第二导电类型的离子注入,然后去除掩膜层,进行热推进,将第二导电类型掺杂进行扩散,在浅沟槽与半导体衬底之间形成第二导电类型掺杂区,第二导电类型掺杂区与浅沟槽垂直对准,然后在前沟槽内填充具有第二导电类型掺杂的第二外延层,形成超级结。通过本发明提供的方法,能够降低工艺成本,减弱工艺难度,提高器件的可靠性。

    迟滞电压可配置的比较器及迟滞电压的控制方法

    公开(公告)号:CN111756358A

    公开(公告)日:2020-10-09

    申请号:CN202010559965.X

    申请日:2020-06-18

    IPC分类号: H03K5/24

    摘要: 本发明公开了一种迟滞电压可配置的比较器及其迟滞电压的控制方法,包括:基准电压电路,用于给差分输入电路及共源共栅电路分别提供第一基准电压及第二基准电压;差分输入电路,包括:第一差分输入级及第二差分输入级;以及所述共源共栅电路,用于将所述第一差分输入级的输出电压和所述第二差分输入级的电压放大后发送至所述比较器本体。本发明可以实现迟滞电压的可配置,可对高低转换阀值进行精确的调节,满足系统设计时,对不同迟滞电压的需求。

    上电复位电路以及集成电路系统
    6.
    发明公开

    公开(公告)号:CN111884635A

    公开(公告)日:2020-11-03

    申请号:CN202010559968.3

    申请日:2020-06-18

    IPC分类号: H03K17/22

    摘要: 本发明公开了上电复位电路以及集成电路系统,包括依次连接的以下部件:环形振荡器模块、延迟模块、与逻辑电路模块、充电模块以及比较器模块;环形振荡器模块用于产生时钟脉冲信号;延迟模块用于将时钟脉冲信号延时预设时间后输出延时后脉冲信号;与逻辑电路模块用于基于时钟脉冲信号及延时后脉冲信号生成开关控制信号,其中开关控制信号对应的占空比小于预设定的占空比阈值;充电模块用于基于开关控制信号生成端电压;以及比较器模块用于在端电压大于预设定的电压基准时,输出上电复位信号和控制信号,其中控制信号能够使得环形振荡器模块停止产生时钟脉冲信号。本发明可以产生较宽的复位脉冲信号波形,满足系统对宽复位信号的需求。

    时钟校准电路
    7.
    发明公开
    时钟校准电路 审中-公开

    公开(公告)号:CN116961625A

    公开(公告)日:2023-10-27

    申请号:CN202310616259.8

    申请日:2023-05-29

    发明人: 蔡俊

    IPC分类号: H03K3/02 H03K21/00

    摘要: 本申请公开了一种时钟校准电路,包括:振荡模块,用于根据基准电流产生输出时钟信号;基准模块,用于根据校准使能信号以及校准值产生基准电流;校准模块,用于对参考时钟信号进行分频得到分频时钟信号,并对分频时钟信号的频率与输出时钟信号的频率进行比较以产生计数控制信号,根据所述计数控制信号对参考时钟周期内输出时钟信号的脉冲个数进行计数以得到校准值;其中,所述校准值为分频时钟信号的频率与输出时钟信号的频率相同时参考时钟周期内输出时钟信号的脉冲个数。本申请能够实现电路本身的自动校准,不需要太多人工干预,降低了芯片测试环节的技术难度,同时能够降低测试成本。

    带隙基准电路
    8.
    发明公开
    带隙基准电路 审中-实审

    公开(公告)号:CN115562431A

    公开(公告)日:2023-01-03

    申请号:CN202211268907.7

    申请日:2022-10-17

    发明人: 蔡俊

    IPC分类号: G05F3/26

    摘要: 本发明涉及集成电路技术领域,提供了一种带隙基准电路,包括:带隙核心电路;基准电流产生电路,包括第一电阻,基准电流产生电路用于根据第一双极型晶体管和第二双极型晶体管的基射电压差生成基准电流,并利用基准电流在第一电阻两端产生基准压差;电流镜像电路,包括多个电流输出支路,每个电流输出支路均利用运算放大器的反馈功能在各自的第二电阻两端产生与基准压差相同的压差,以分别将基准电流镜像到第一双极型晶体管、第二双极型晶体管和第三双极型晶体管的发射极。本发明通过采用精密匹配的电流镜像电路,保证流过各支路晶体管的电流能够实现精密的比例匹配,使得带隙基准电路能够达到较好的低温漂特性。

    上电顺序控制电路及电子设备
    9.
    发明公开

    公开(公告)号:CN115276633A

    公开(公告)日:2022-11-01

    申请号:CN202210933870.9

    申请日:2022-08-04

    发明人: 蔡俊

    IPC分类号: H03K17/687 G06F1/26

    摘要: 本发明涉及电源控制技术领域,具体提供了一种上电顺序控制电路及电子设备,该上电顺序控制电路包括:斜坡电压产生电路,用于根据外部电源电压产生斜坡电压信号;比较电路,用于将斜坡电压信号分别与多个阈值电压进行比较,并根据比较结果输出对应不同延迟时间的多个控制信号;多个控制开关,分别连接于至少一个电源电压输入端与多个负载的电源线之间,用于根据多个控制信号按照预定的上电顺序分时导通,以实现对多个负载的顺序上电。本发明能够实现准确、可靠的上电顺序控制,电路结构简单,成本低,并且可以灵活设定斜坡电压的斜率和阈值电压的大小,能够方便的产生与延迟时间相关的供电使能控制信号,便于对上电顺序的调整,应用范围更广。

    一种输出电流可调整串联型LED恒流驱动电路、方法及设备

    公开(公告)号:CN112135393A

    公开(公告)日:2020-12-25

    申请号:CN202011089779.0

    申请日:2020-10-13

    发明人: 蔡俊 黄继颇 杨维

    IPC分类号: H05B45/345

    摘要: 本发明提供一种输出电流可调整串联型LED恒流驱动电路、方法及设备,属于模拟集成电路设计技术领域。所述恒流驱动电路包括:可调整带隙基准电压电路;差分输入误差放大器的第一输入端和第二输入端与可调整带隙基准电压电路的输出端连接;第一驱动晶体管的漏极用于外接恒流电源,栅极与差分输入误差放大器的输出端连接;第二驱动晶体管,第二驱动晶体管的漏极与第一驱动晶体管的漏极连接,栅极与第一驱动晶体管的栅极连接,第二驱动晶体管的源极用于输出恒流电流;电流检测支路的第一端与差分输入误差放大器的第三输入端、第一驱动晶体管的源极连接,电流检测支路的第二端与差分输入误差放大器的第四输入端、第二驱动晶体管的源极连接。