公开(公告)号：CN106230385B

公开(公告)日：2023-03-28

申请号：CN201610784461.1

申请日：2016-08-31

申请人： 安徽赛腾微电子有限公司

发明人： 黄继颇

IPC分类号： H03B5/24

摘要： 本发明公开振荡频率可调整的时钟产生电路，包括依次连接的以下器件：带隙基准电路、数模转换器、压控振荡器和信号整形电路；其中，所述带隙基准电路的输出端输出恒定基准电压，所述数模转换器接收预设值和所述恒定基准电压，且输出模拟电压VR，该预设值为电压设定值或频率设定值；所述压控振荡器接收所述模拟电压VR，并输出锯齿波电压V1；所述信号整形电路接收所述锯齿波电压V1，并输出占空比50％的时钟信号CLK。该振荡频率可调整的时钟产生电路克服了现有技术中的振荡频率不准确，难以线性调整振荡频率的问题，能够获得更为稳定的时钟信号输出。

公开(公告)号：CN111864711A

公开(公告)日：2020-10-30

申请号：CN202010618324.7

申请日：2020-06-30

申请人： 安徽赛腾微电子有限公司 ,  上海赛鹰微电子有限公司

发明人： 蔡俊 ,  黄继颇 ,  杨维 ,  党朝

IPC分类号： H02H9/04

摘要： 本发明涉及集成电路设计技术领域，公开了一种混合型静电放电保护电路、芯片以及集成电路，所述混合型静电放电保护电路包括：分压电路，电性连接于待分压引脚；电压检测电路，电性连接于所述分压电路，用于检测所述分压电路上的静电电荷的电压，并在所述电压大于预设定的安全电压阈值时，输出电荷泄放指令；以及电荷泄放开关，电性连接于所述电压检测电路，用于响应于所述电荷泄放指令，被开启以泄放所述静电电荷。该混合型静电放电保护电路克服了现有技术中无法达到很好的静电防护效果。

公开(公告)号：CN106094966B

公开(公告)日：2019-08-16

申请号：CN201610725193.6

申请日：2016-08-25

申请人： 安徽赛腾微电子有限公司

发明人： 黄继颇

IPC分类号： G05F1/571

摘要： 本发明公开了一种宽频高电源抑制比的线性稳压器，其特征在于，该线性稳压器包括电源纹波预处理器和低压差线性稳压器LDO；所述电源纹波预处理器输出与低压差稳压器LDO输入电源相连；所述电源纹波预处理器用于产生宽频纹波抑制的直流电压VP1；所述低压差线性稳压器LDO用于产生直流输出电压VOUT；所述电源波纹预处理器包括电阻分压电路、低通滤波器和电压跟随器；所述电阻分压电路、低通滤波器、电压跟随器依次相连；通过使用稳定的纹波抑制电压VG1和耗尽型晶体管构成的电压缓冲级，减小了低压差线性稳压器LDO输入电源的纹波。本发明具有宽频高PSRR负载范围、对系统稳定性影响小、电流效率高等特点。

公开(公告)号：CN107994069A

公开(公告)日：2018-05-04

申请号：CN201711487640.X

申请日：2017-12-29

申请人： 安徽赛腾微电子有限公司

发明人： 秦旭光 ,  黄继颇 ,  陆均尧

IPC分类号： H01L29/06 ,  H01L29/10 ,  H01L29/423 ,  H01L29/49 ,  H01L29/739 ,  H01L21/28 ,  H01L21/331

摘要： 本发明揭示了一种IGBT器件，半导体基板中心区设有元胞区，半导体基板的第一主面设有包围环绕元胞区的终端保护区，半导体基板的第二主面上方设有第二导电类型集电极区，第二导电类型集电极区的上方设有第一导电类型场终止层，元胞区内的元胞设有沟槽结构，元胞沟槽由第一主面经第二导电类型阱层延伸至半导体基板内的第一导电类型外延层内，元胞沟槽内填充有栅极导电多晶硅，栅极导电多晶硅与元胞沟槽内壁之间设有绝缘栅氧化层。本发明延长了沟道长度，降低了饱和电流，从而提高了Tsc，增加了短路电流安全工作区，此外，本发明沟槽下方采用超结结构，可以降低漂移区电阻率，从而降低Vce。同时在器件关断时，因超结结构可以加速载流子抽取速度，从而降低Eoff。

公开(公告)号：CN107994069B

公开(公告)日：2024-03-15

申请号：CN201711487640.X

申请日：2017-12-29

申请人： 安徽赛腾微电子有限公司

发明人： 秦旭光 ,  黄继颇 ,  陆均尧

IPC分类号： H01L29/06 ,  H01L29/10 ,  H01L29/423 ,  H01L29/49 ,  H01L29/739 ,  H01L21/28 ,  H01L21/331

摘要： 本发明揭示了一种IGBT器件，半导体基板中心区设有元胞区，半导体基板的第一主面设有包围环绕元胞区的终端保护区，半导体基板的第二主面上方设有第二导电类型集电极区，第二导电类型集电极区的上方设有第一导电类型场终止层，元胞区内的元胞设有沟槽结构，元胞沟槽由第一主面经第二导电类型阱层延伸至半导体基板内的第一导电类型外延层内，元胞沟槽内填充有栅极导电多晶硅，栅极导电多晶硅与元胞沟槽内壁之间设有绝缘栅氧化层。本发明延长了沟道长度，降低了饱和电流，从而提高了Tsc，增加了短路电流安全工作区，此外，本发明沟槽下方采用超结结构，可以降低漂移区电阻率，从而降低Vce。同时在器件关断时，因超结结构可以加速载流子抽取速度，从而降低Eoff。

公开(公告)号：CN107437931B

公开(公告)日：2023-05-12

申请号：CN201710198179.X

申请日：2017-03-29

申请人： 安徽赛腾微电子有限公司

发明人： 蔡俊 ,  卢君明 ,  黄继颇

IPC分类号： H03K3/0231 ,  H03K3/011

摘要： 本发明公开了一种RC张弛振荡器，包括充放电电容C1以及根据充放电电容C1上充放电电流输出指定频率方波信号的数字逻辑电路，其特征在于：所述的张弛振荡器还包括充放电电流调节电路和电压基准电路，所述电压基准电路连接充放电电流调节电路，所述充放电电流调节电路输出的电流对充放电电容C1进行充放电。本发明的优点为通过充放电电流调节电路，可以方便的通过控制信号TRIM2[7:0]控制振荡器输出方波信号的频率，产生指定频率的方波信号；同时可以通过控制信号TRIM1[7:0]、SETP、SETN的合理配置，消除温度变化对充放电电流的影响，获得不受温度变化影响的指定频率方波信号。

公开(公告)号：CN111756358A

公开(公告)日：2020-10-09

申请号：CN202010559965.X

申请日：2020-06-18

申请人： 安徽赛腾微电子有限公司 ,  上海赛鹰微电子有限公司

发明人： 蔡俊 ,  黄继颇 ,  杨维 ,  党朝

IPC分类号： H03K5/24

摘要： 本发明公开了一种迟滞电压可配置的比较器及其迟滞电压的控制方法，包括：基准电压电路，用于给差分输入电路及共源共栅电路分别提供第一基准电压及第二基准电压；差分输入电路，包括：第一差分输入级及第二差分输入级；以及所述共源共栅电路，用于将所述第一差分输入级的输出电压和所述第二差分输入级的电压放大后发送至所述比较器本体。本发明可以实现迟滞电压的可配置，可对高低转换阀值进行精确的调节，满足系统设计时，对不同迟滞电压的需求。

公开(公告)号：CN118068902A

公开(公告)日：2024-05-24

申请号：CN202410141361.1

申请日：2024-01-31

申请人： 安徽赛腾微电子有限公司 ,  上海赛鹰微电子有限公司

发明人： 蔡俊 ,  黄继颇

IPC分类号： G05F1/56

摘要： 本申请公开了一种线性稳压器的补偿电路及线性稳压器。该线性稳压器输出端提供输出电压至负载，其中，该补偿电路包括：电流补偿路径，设置在电源电压与线性稳压器的输出端之间，用于提供补偿电流至线性稳压器的输出端，以对输出电压的瞬时下降进行补偿；以及微分电路，根据输出电压与基准电压之间电压差的变化值提供第一控制电压，且第一控制电压与电流补偿路径的控制端耦合，以使电流补偿路径根据第一控制电压调节补偿电流。根据本申请提供的线性稳压器，能够通过微分电路快速响应输出电压的瞬时变化，并对线性稳压器的输出端提供补偿电流以对输出电压的瞬时下降进行补偿，从而减小输出电压的降落幅度以提高线性稳压器的瞬态性能。

公开(公告)号：CN111756358B

公开(公告)日：2024-05-14

申请号：CN202010559965.X

申请日：2020-06-18

申请人： 安徽赛腾微电子有限公司 ,  上海赛鹰微电子有限公司

发明人： 蔡俊 ,  黄继颇 ,  杨维 ,  党朝

IPC分类号： H03K5/24

摘要： 本发明公开了一种迟滞电压可配置的比较器及其迟滞电压的控制方法，包括：基准电压电路，用于给差分输入电路及共源共栅电路分别提供第一基准电压及第二基准电压；差分输入电路，包括：第一差分输入级及第二差分输入级；以及所述共源共栅电路，用于将所述第一差分输入级的输出电压和所述第二差分输入级的电压放大后发送至所述比较器本体。本发明可以实现迟滞电压的可配置，可对高低转换阀值进行精确的调节，满足系统设计时，对不同迟滞电压的需求。

公开(公告)号：CN112635326A

公开(公告)日：2021-04-09

申请号：CN202011460905.9

申请日：2020-12-11

申请人： 安徽赛腾微电子有限公司 ,  上海赛鹰微电子有限公司

发明人： 顾冬梅 ,  黄继颇 ,  杨维

IPC分类号： H01L21/336 ,  H01L29/06

摘要： 本发明提供一种超级结制作方法及超级结，该方法包括：提供一半导体衬底，半导体衬底表面形成有具有第一导电类型掺杂的第一外延层，在第一外延层上形成具有刻蚀窗口的掩膜层，通过掩膜层在第一外延层内形成垂直的浅沟槽，然后利用浅沟槽的自对准，在浅沟槽底部的第一外延层进行多次第二导电类型的离子注入，然后去除掩膜层，进行热推进，将第二导电类型掺杂进行扩散，在浅沟槽与半导体衬底之间形成第二导电类型掺杂区，第二导电类型掺杂区与浅沟槽垂直对准，然后在前沟槽内填充具有第二导电类型掺杂的第二外延层，形成超级结。通过本发明提供的方法，能够降低工艺成本，减弱工艺难度，提高器件的可靠性。