公开(公告)号：CN119087854A

公开(公告)日：2024-12-06

申请号：CN202411130309.2

申请日：2020-05-07

Applicant: 意法半导体应用有限公司

Inventor： R·南德林格

IPC: G05B19/042 ,  H03K19/01

Abstract: 公开了处理系统、相关集成电路、装置和方法。处理系统包括：数字处理单元，可根据存储到非易失性存储器的固件进行编程；以及资源，经由通信系统连接到数字处理单元的。处理系统还包括：时间基准电路，时间基准电路包括第一数字计数器电路，响应于时钟信号生成包括指示时间节拍计数的多个位的系统时间信号；以及时基分配电路，通过选择系统时间信号的位的子集来生成时基信号，其中时基信号被提供给资源。资源检测给定事件，响应于事件将时基信号存储到寄存器，并向数字处理单元发信号通知所述事件。数字处理单元经由通信系统从寄存器读取时基信号。

公开(公告)号：CN111913412B

公开(公告)日：2024-08-27

申请号：CN202010379147.1

申请日：2020-05-07

Applicant: 意法半导体应用有限公司

Inventor： R·南德林格

IPC: G05B19/042 ,  H03K19/01

Abstract: 一种处理系统，包括：数字处理单元，可根据存储到非易失性存储器的固件进行编程；以及资源，经由通信系统连接到数字处理单元的。处理系统还包括：时间基准电路，时间基准电路包括第一数字计数器电路，响应于时钟信号生成包括指示时间节拍计数的多个位的系统时间信号；以及时基分配电路，通过选择系统时间信号的位的子集来生成时基信号，其中时基信号被提供给资源。资源检测给定事件，响应于事件将时基信号存储到寄存器，并向数字处理单元发信号通知所述事件。数字处理单元经由通信系统从寄存器读取时基信号。

公开(公告)号：CN114428470B

公开(公告)日：2024-07-16

申请号：CN202111265209.7

申请日：2021-10-28

Applicant: 意法半导体国际有限公司 ,  意法半导体应用有限公司 ,  意法半导体股份有限公司

Inventor： A·K·戈亚尔 ,  D·巴兰瓦尔 ,  T·舒曼特 ,  N·B·格罗西尔

IPC: G05B19/042

Abstract: 本公开的实施例涉及在外部工具中的高速调试延迟补偿。一种测试工具，包括时钟生成电路，生成测试时钟以及经由测试时钟输出焊盘输出测试时钟；数据处理电路装置，由测试时钟计时；以及数据输出电路装置，接收从数据处理电路装置输出的数据以及经由输入/输出(IO)焊盘输出数据，数据输出电路装置由测试时钟计时。测试工具也包括可编程延迟电路，生成测试时钟的延迟版本；以及数据输入电路装置，接收经由IO焊盘输入的数据，数据输入电路由测试时钟的延迟版本计时。测试时钟的延迟版本被延迟，以补偿在经由测试时钟输出焊盘向外部计算机传输测试时钟的脉冲与经由IO焊盘接收从外部计算机输入的数据之间的延迟。

公开(公告)号：CN116893936A

公开(公告)日：2023-10-17

申请号：CN202310337986.0

申请日：2023-03-31

Applicant: 意法半导体应用有限公司 ,  意法半导体国际有限公司

Inventor： R·科隆波 ,  V·M·夏尔马 ,  S·阿加瓦尔

IPC: G06F11/22

Abstract: 本公开涉及处理系统、相关集成电路、设备和方法。在一个实施例中，处理系统包括测试电路，该测试电路被配置为将地址值，地址上限和地址下限设置为给定的参考位序列，验证上限比较信号是否具有相应的第三逻辑电平和/或下限比较信号是否具有相应的第三逻辑电平，响应于确定上限比较信号不具有相应的第三逻辑电平或下限比较信号不具有相应的第三逻辑电平而确立错误信号，对N位中的每一位重复特定操作。

公开(公告)号：CN116070192A

公开(公告)日：2023-05-05

申请号：CN202211338499.8

申请日：2022-10-28

Applicant: 意法半导体应用有限公司 ,  意法半导体国际有限公司

Inventor： A·K·戈亚尔 ,  T·舒曼特

IPC: G06F21/45 ,  G06F21/44 ,  G06F21/60 ,  G06F15/78

Abstract: 本公开的各实施例总体上涉及针对多个开发端口的中央控制器。一种片上系统，包括针对被配置为接收第一开发工具的第一开发端口的第一端口控制器以及针对被配置为接收第二开发工具的第二开发端口的第二端口控制器。片上系统还包括与第一端口控制器通信的中央控制器、第二端口控制器和安全子系统。中央控制器被配置为管理安全子系统和第一开发工具之间的身份验证交换以及安全子系统和第二开发工具之间的身份验证交换。

公开(公告)号：CN115933451A

公开(公告)日：2023-04-07

申请号：CN202210988272.1

申请日：2022-08-17

Applicant: 意法设计与应用股份有限公司 ,  意法半导体应用有限公司

Inventor： V·德沃拉克 ,  F·伦尼格

IPC: G05B19/042

Abstract: 本公开的实施例涉及处理系统、相关集成电路、设备和方法。在一个实施例中，一种用于操作处理系统的方法包括在CAN FD光数据传输阶段期间由微处理器对该处理系统的串行外围接口(SPI)通信接口的控制寄存器进行编程，以便激活主模式；由所述微处理器在所述CAN FD光数据传输阶段期间生成一个传输CAN FD光帧；由所述微处理器在所述CAN FD光数据传输阶段期间将所述传输CAN FD光帧存储到存储器；以及在所述CAN FD光数据传输阶段期间由所述微处理器激活第一DMA通道，使得所述第一DMA通道将所述传输CAN FD光帧从所述存储器顺序地传输到所述SPI通信接口中的传输移位寄存器。

公开(公告)号：CN115145753A

公开(公告)日：2022-10-04

申请号：CN202210320226.4

申请日：2022-03-29

Applicant: 意法半导体应用有限公司 ,  意法半导体国际有限公司

Inventor： R·科隆波 ,  V·M·夏尔马

IPC: G06F11/07

Abstract: 本公开的实施例涉及处理系统、相关集成电路、设备和方法。处理系统，包括：处理核心，包括微处理器；存储器控制器，被配置为读取用于由处理核心执行的软件指令；多个安全监测电路，被配置为通过监测处理核心和存储器控制器的操作来生成多个错误信号；被实现为硬件电路的故障收集和错误管理电路；以及连接性测试电路。故障收集和错误管理电路被配置为从多个安全监测电路接收多个错误信号并根据多个错误信号生成一个或多个反应信号。连接性测试电路被配置为在执行复位阶段之后并且执行软件运行阶段之前由处理系统执行的诊断阶段期间，测试多个安全监测电路与故障收集和错误管理电路之间的连接性。

公开(公告)号：CN115129510A

公开(公告)日：2022-09-30

申请号：CN202210302361.6

申请日：2022-03-24

Applicant: 意法半导体股份有限公司 ,  意法半导体应用有限公司

Inventor： R·科隆波 ,  N·B·格罗西尔

IPC: G06F11/14

Abstract: 本公开的各实施例涉及处理系统、相关集成电路、设备和方法。处理系统包括复位电路、存储配置数据的存储器和将配置数据传输到配置数据客户端的硬件配置电路。系统执行复位阶段、配置阶段和软件运行时阶段。第一复位端子和第二复位端子与分别和配置数据客户端相关联的第一电路装置和第二电路装置相关联。配置数据包括第一端子和第二端子的第一模式配置数据和第二模式配置数据。复位阶段和配置阶段期间，第一电路装置激活强下拉，第二电路装置激活弱下拉。软件运行时间阶段期间，第一电路装置激活实现双向复位端子的弱下拉或者激活实现复位输出端子的弱上拉电阻，第二电路装置激活实现复位输入端子的弱上拉或者激活实现复位输出端子的强上拉。

公开(公告)号：CN114629739A

公开(公告)日：2022-06-14

申请号：CN202111498067.9

申请日：2021-12-09

Applicant: 意法半导体应用有限公司

Inventor： F·伦尼格 ,  R·南德林格

IPC: H04L12/40 ,  H04L12/403 ,  H04B1/401 ,  H04L1/00 ,  H04B14/02

Abstract: 本公开的实施例涉及处理系统、相关集成电路、设备和方法。一种设备，其具有多个CAN XL通信系统、总线和开关电路。总线具有传输节点和接收节点，并且从每个CAN XL通信系统接收对应的第二传输信号，并且驱动传输节点处的逻辑电平以作为第二传输信号的逻辑电平的函数，并且向每个CAN XL通信系统提供具有逻辑电平对应的第二接收信号，该逻辑电平被确定为接收节点处的逻辑电平的函数。开关电路支持多种模式。在第一模式下，开关电路被配置为将CAN XL通信系统的NRZ编码传输信号作为第二传输信号提供给总线系统，并且将从总线接收到的对应第二接收信号提供给CAN XL通信系统的CAN XL协议控制器。

公开(公告)号：CN113960479A

公开(公告)日：2022-01-21

申请号：CN202110813825.5

申请日：2021-07-19

Applicant: 意法半导体应用有限公司

Inventor： M·埃克勒

IPC: G01R31/385 ,  B60L58/12 ,  B60L58/10

Abstract: 本公开的各实施例涉及监测单元电压的处理系统、相关电池监测系统和电动车辆。一种实施例处理系统包括被配置为连接到可充电电池的单元以接收单元电压的端子、数字处理电路、串行通信接口以及将数字处理电路与串行通信接口进行接口连接以用于并行操作的传输队列。数字处理电路同步获取每个单元电压的给定数目的数字样本并且将它们存储到存储器。数字处理电路经由数据压缩模块对存储到存储器的数字样本进行编码，并且将编码数据存储到传输队列。例如，数据压缩模块可以通过从每个数字样本中减去给定偏移以生成指示每个样本相对于偏移的动态变化的值，并且从每个值中去除给定数目的最高有效位来生成编码数据。