-
公开(公告)号：CN101036299A
公开(公告)日：2007-09-12
申请号：CN200580024158.1
申请日：2005-08-24
申请人： 阿苏克斯有限公司
IPC分类号： H03M13/00
CPC分类号： H03M13/4107 , H03M13/41 , H03M13/4161 , H03M13/4169 , H03M13/6502 , H03M13/6513 , H03M13/6561
摘要： 本发明描述了一种芯片结构核心，其用于根据在大小、约束K以及生成器多项式上可变的一个或多个递归和/或非递归系统网格码，对由核心所接收的一个或多个矢量进行解码。所述核心包括解码器，其包括(a)递归和非递归系统形式的ACS模块(114)、BMU生成器(110)以及追溯装置(116)的可重构网络，以及(b)在所述ACS模块、BMU生成器和追溯装置之间的可重构连接，从而使得精确数目的网络组件作为用于对由所述核心所接收的矢量进行编码的每个编码的大小和约束K和生成器多项式的函数，可以自适应地重新排列，并且在网络中进行互连。
-
公开(公告)号：CN101031910A
公开(公告)日：2007-09-05
申请号：CN200580023094.3
申请日：2005-07-08
申请人： 阿苏克斯有限公司
IPC分类号： G06F17/14
摘要： 一种用于在多个级中执行矢量的快速正交变换的可重构结构和方法，矢量的大小为N，其中，N可变并且级的数量是N的函数，所述结构包括：计算单元(182)，其被配置和安排以便包括一个或多个蝶形单元；模块，其包括一个或多个被耦合到所述计算单元的输出端的乘法器(184)，其被配置和安排为执行所述变换的至少一个级的所有蝶形计算；存储单元(180)，其被配置和安排为存储所述蝶形计算的中间结果和预定系数，以供所述计算单元执行每个蝶形计算之用，所述存储单元包括存储器和多路复用结构(180)。
-
公开(公告)号：CN101031901A
公开(公告)日：2007-09-05
申请号：CN200580022898.1
申请日：2005-05-18
申请人： 阿苏克斯有限公司
IPC分类号： G06F13/42
CPC分类号： G06F9/44505 , G06F13/4022 , G06F15/7867 , Y02D10/12 , Y02D10/13 , Y02D10/14 , Y02D10/151
摘要： 公开了一种芯片结构，用于处理根据多个通信协议的任何一个而被编码的信号，所述通信协议的每一个都被一系列算法所定义。多个巨单元，每一个都采用可再利用的、可重构功能模块的形式，用于执行对于实现每一种通信协议的物理层而言所必需的不同算法；以及多个转换器，用于响应性地选择控制信号，以便将处理由每种所述协议编码的信号所必需的巨单元进行互连。优选地，所述相同巨单元中的至少一些是与两个或者多个协议的算法一起使用。
-
公开(公告)号：CN101636728A
公开(公告)日：2010-01-27
申请号：CN200780049118.1
申请日：2007-11-09
申请人： 阿苏克斯有限公司
CPC分类号： G06F15/7867 , H04W36/14 , H04W88/06
摘要： 一种供在对根据至少两种通信协议的任一种编码的信号进行处理时使用的集成芯片包括：可重配置架构，所述可重配置架构能够被选择性地设置成多个不同的配置和一个中间配置，所述多个不同的配置中的至少一种配置对应于每一相应协议，从而实施具有预定复杂度的相应协议的功能，所述中间配置用于实施第一协议和第二协议之间的切换。所述中间配置被设置为在切换期间同时实施所述第一和第二协议两者的基本功能，实施至少一种协议的复杂度低于与独立地实施另一协议相关联的对应预定复杂度。一种利用配置件形式的芯片的无线通信设备还可以包括天线，用于接收或发送根据多种通信协议的任一种编码的信号；以及基带处理器，用于处理所述天线所接收或发送的信号。最后，描述了一种方法。
-
公开(公告)号：CN100547580C
公开(公告)日：2009-10-07
申请号：CN200580023094.3
申请日：2005-07-08
申请人： 阿苏克斯有限公司
IPC分类号： G06F17/14
摘要： 一种用于在多个级中执行矢量的快速正交变换的可重构结构和方法，矢量的大小为N，其中，N可变并且级的数量是N的函数，所述结构包括：计算单元(182)，其被配置和安排以便包括一个或多个蝶形单元；模块，其包括一个或多个被耦合到所述计算单元的输出端的乘法器(184)，其被配置和安排为执行所述变换的至少一个级的所有蝶形计算；存储单元(180)，其被配置和安排为存储所述蝶形计算的中间结果和预定系数，以供所述计算单元执行每个蝶形计算之用，所述存储单元包括存储器和多路复用结构(180)。
-
公开(公告)号：CN101031901B
公开(公告)日：2013-05-08
申请号：CN200580022898.1
申请日：2005-05-18
申请人： 阿苏克斯有限公司
IPC分类号： G06F13/42
CPC分类号： G06F9/44505 , G06F13/4022 , G06F15/7867 , Y02D10/12 , Y02D10/13 , Y02D10/14 , Y02D10/151
摘要： 公开了一种芯片结构，用于处理根据多个通信协议的任何一个而被编码的信号，所述通信协议的每一个都被一系列算法所定义。多个巨单元，每一个都采用可再利用的、可重构功能模块的形式，用于执行对于实现每一种通信协议的物理层而言所必需的不同算法；以及多个转换器，用于响应性地选择控制信号，以便将处理由每种所述协议编码的信号所必需的巨单元进行互连。优选地，所述相同巨单元中的至少一些是与两个或者多个协议的算法一起使用。
-
公开(公告)号：CN101036299B
公开(公告)日：2012-11-14
申请号：CN200580024158.1
申请日：2005-08-24
申请人： 阿苏克斯有限公司
IPC分类号： H03M13/00
CPC分类号： H03M13/4107 , H03M13/41 , H03M13/4161 , H03M13/4169 , H03M13/6502 , H03M13/6513 , H03M13/6561
摘要： 本发明描述了一种芯片结构核心，其用于根据在大小、约束K以及生成器多项式上可变的一个或多个递归和/或非递归系统网格码，对由核心所接收的一个或多个矢量进行解码。所述核心包括解码器，其包括(a)递归和非递归系统形式的ACS模块(114)、BMU生成器(110)以及追溯装置(116)的可重构网络，以及(b)在所述ACS模块、BMU生成器和追溯装置之间的可重构连接，从而使得精确数目的网络组件作为用于对由所述核心所接收的矢量进行编码的每个编码的大小和约束K和生成器多项式的函数，可以自适应地重新排列，并且在网络中进行互连。
-
-
-
-
-
-
搜索结果
7 条记录 (耗时 0.036 秒)
