非易失性存储器件
    1.
    发明授权

    公开(公告)号:CN110277127B

    公开(公告)日:2024-06-11

    申请号:CN201910066103.0

    申请日:2019-01-23

    IPC分类号: G11C16/26

    摘要: 一种非易失性存储器件可以包括:包括多个锁存器集的页缓冲器,多个锁存器集根据读取信号集中的每一个读取信号集对多个存储单元中所选择的存储单元的每个页数据进行锁存,其中每一个读取信号集包括至少一个读取信号;以及控制逻辑器件,被配置为检测存储单元的劣化水平并且基于检测到的劣化水平确定应用于读取信号集中的至少一个读取信号集的读取参数。

    非易失性存储设备以及操作其的方法

    公开(公告)号:CN110021311A

    公开(公告)日:2019-07-16

    申请号:CN201811293761.5

    申请日:2018-11-01

    IPC分类号: G11C7/10

    摘要: 一种非易失性存储设备包括:包含多个存储单元的存储单元阵列;用于执行多个读取操作并且存储读取操作的结果的页缓冲器,其中,读取操作中的每一个包括用于多个存储单元中的所选择的存储单元的至少一个读出操作;多读出管理器,用于确定多个读取操作中的每一个的读出操作的数量并且控制页缓冲器执行读取操作;以及数据识别器,用于基于读取操作的结果来识别所选择的存储单元的比特的数据状态,其中,多读出管理器确定用于读取操作当中的至少一个读取操作的读出操作的数量不同于用于读取操作当中的其他读取操作的读出操作的数量。

    存储器装置
    3.
    发明授权

    公开(公告)号:CN110364208B

    公开(公告)日:2024-08-06

    申请号:CN201910180927.0

    申请日:2019-03-11

    发明人: 方真培 张俊锡

    IPC分类号: G11C16/08 G11C16/30

    摘要: 公开一种存储器装置。一种存储器装置包括:页缓冲器单元,包括多个锁存器,所述多个锁存器根据由选择的存储器单元的字线提供的多个虚设信号,锁存选择的存储器单元的多条虚设数据中的每条虚设数据;控制逻辑,将所述多个锁存器中的第一计数锁存器的计数值与参考计数值进行比较,根据比较结果确定是否对不同于第一计数锁存器的第二计数锁存器进行计数,并且校正在读取操作中由选择的存储器单元的字线提供的读取信号的电压电平。

    非易失性存储器装置及其读出方法

    公开(公告)号:CN109559776B

    公开(公告)日:2023-10-20

    申请号:CN201811019623.8

    申请日:2018-09-03

    IPC分类号: G11C16/26

    摘要: 一种非易失性存储器装置包括多电平单元。所述非易失性存储器装置的读出方法包括:在第一预充电间隔期间,对位线和感测输出节点进行预充电;通过在第一发展时间期间使所述感测输出节点发展并读出所述感测输出节点的第一电压电平来识别所选择的存储器单元的第一状态;将所述感测输出节点预充电至第二感测输出预充电电压;以及通过在不同于所述第一发展时间的第二发展时间期间使所述感测输出节点发展并读出所述感测输出节点的第二电压电平,从与所述第一状态相邻的第二状态识别所选择的存储器单元的所述第一状态。

    非易失性存储器件
    5.
    发明公开

    公开(公告)号:CN110277127A

    公开(公告)日:2019-09-24

    申请号:CN201910066103.0

    申请日:2019-01-23

    IPC分类号: G11C16/26

    摘要: 一种非易失性存储器件可以包括:包括多个锁存器集的页缓冲器,多个锁存器集根据读取信号集中的每一个读取信号集对多个存储单元中所选择的存储单元的每个页数据进行锁存,其中每一个读取信号集包括至少一个读取信号;以及控制逻辑器件,被配置为检测存储单元的劣化水平并且基于检测到的劣化水平确定应用于读取信号集中的至少一个读取信号集的读取参数。

    非易失性存储器装置和非易失性存储器装置的读取方法

    公开(公告)号:CN114078536A

    公开(公告)日:2022-02-22

    申请号:CN202110882993.X

    申请日:2021-08-02

    IPC分类号: G11C16/26

    摘要: 公开了非易失性存储器装置和非易失性存储器装置的读取方法。非易失性存储器装置包括存储器单元阵列、行解码器电路以及包括第一锁存器和第二锁存器的页缓冲器电路。页缓冲器电路将基于存储在邻近的存储器单元中的数据的第一感测值分别锁存在第一锁存器并且将基于存储在选择的存储器单元中的数据的第二感测值分别锁存在第二锁存器至少两次。

    存储器装置
    7.
    发明公开

    公开(公告)号:CN110364208A

    公开(公告)日:2019-10-22

    申请号:CN201910180927.0

    申请日:2019-03-11

    发明人: 方真培 张俊锡

    IPC分类号: G11C16/08 G11C16/30

    摘要: 公开一种存储器装置。一种存储器装置包括:页缓冲器单元,包括多个锁存器,所述多个锁存器根据由选择的存储器单元的字线提供的多个虚设信号,锁存选择的存储器单元的多条虚设数据中的每条虚设数据;控制逻辑,将所述多个锁存器中的第一计数锁存器的计数值与参考计数值进行比较,根据比较结果确定是否对不同于第一计数锁存器的第二计数锁存器进行计数,并且校正在读取操作中由选择的存储器单元的字线提供的读取信号的电压电平。

    非易失性存储器装置及其读出方法

    公开(公告)号:CN109559776A

    公开(公告)日:2019-04-02

    申请号:CN201811019623.8

    申请日:2018-09-03

    IPC分类号: G11C16/26

    摘要: 一种非易失性存储器装置包括多电平单元。所述非易失性存储器装置的读出方法包括:在第一预充电间隔期间,对位线和感测输出节点进行预充电;通过在第一发展时间期间使所述感测输出节点发展并读出所述感测输出节点的第一电压电平来识别所选择的存储器单元的第一状态;将所述感测输出节点预充电至第二感测输出预充电电压;以及通过在不同于所述第一发展时间的第二发展时间期间使所述感测输出节点发展并读出所述感测输出节点的第二电压电平,从与所述第一状态相邻的第二状态识别所选择的存储器单元的所述第一状态。