集成电路器件
    1.
    发明公开
    集成电路器件 审中-公开

    公开(公告)号:CN118335740A

    公开(公告)日:2024-07-12

    申请号:CN202410028320.1

    申请日:2024-01-08

    Abstract: 一种集成电路器件可以包括从基板的表面突出并在第一水平方向上延伸的多个鳍型有源区、在基板上并在第一水平方向上延伸的至少一个栅极柱以及在所述多个鳍型有源区上在第二水平方向上布置的多个栅极组。所述多个栅极组中的每个可以包括在第二水平方向上彼此间隔开的多个栅极图案。所述多个栅极图案中的每个可以在第二水平方向上延伸。所述多个栅极图案可以包括在所述多个栅极组中的对应一个栅极组的在第二水平方向上的至少一端的至少一个虚设栅极图案。所述至少一个虚设栅极图案可以与所述至少一个栅极柱接触并且连接到所述至少一个栅极柱。

    掩模制造方法、用该掩模制造的半导体装置及其制造方法

    公开(公告)号:CN115084133A

    公开(公告)日:2022-09-20

    申请号:CN202210146379.1

    申请日:2022-02-17

    Abstract: 提供了一种半导体装置。该半导体装置包括:衬底,其包括第一区域、第二区域和放置在第一区域与第二区域之间的连接区域;多个第一多沟道有源图案,其放置在衬底的第一区域中;多个第二多沟道有源图案,其放置在衬底的第二区域中;第一连接鳍型图案,其放置在衬底的连接区域中,并且在第一方向上从第一区域延伸到第二区域;以及场绝缘膜,其放置在衬底上,并且覆盖第一连接鳍型图案的上表面,其中,第一连接鳍型图案在第二方向上的宽度随着其远离第一区域而减小并且随后增大,并且第一方向垂直于第二方向。

    半导体器件
    3.
    发明授权

    公开(公告)号:CN106298776B

    公开(公告)日:2022-01-11

    申请号:CN201610371338.7

    申请日:2016-05-30

    Abstract: 本发明提供了一种半导体器件,该半导体器件包括:鳍式图案,其包括彼此相对的第一短边和第二短边;第一沟槽,其与第一短边接触;第二沟槽,其与第二短边接触;第一场绝缘膜,其在第一沟槽中,所述第一场绝缘膜包括从第一短边按次序排列的第一部分和第二部分,并且第一部分的高度与第二部分的高度不同;第二场绝缘膜,其在第二沟槽中;以及第一伪栅极,其位于第一场绝缘膜的第一部分上。

Patent Agency Ranking