公开(公告)号：CN110600472B

公开(公告)日：2024-04-05

申请号：CN201910427945.4

申请日：2019-05-22

Applicant: 三星电子株式会社

Inventor： 赵真英 ,  金锡勋 ,  柳廷昊 ,  李承勋 ,  郑根熙

IPC: H01L27/088 ,  H01L21/77

Abstract: 本发明公开了一种集成电路器件以及制造集成电路器件的方法，其中该集成电路器件包括：鳍型有源区，在衬底上沿着平行于衬底的顶表面的第一方向延伸；栅极结构，在鳍型有源区上延伸，并且沿着平行于衬底的顶表面且不同于第一方向的第二方向延伸；以及源极/漏极区，在从栅极结构的一侧延伸到鳍型有源区中的凹入区域中，源极/漏极区包括：在凹入区域的内壁上的上半导体层，具有第一杂质浓度，并且包括间隙；以及间隙填充半导体层，其填充间隙并且具有大于第一杂质浓度的第二杂质浓度。

公开(公告)号：CN107968119B

公开(公告)日：2023-07-28

申请号：CN201710217824.8

申请日：2017-04-05

Applicant: 三星电子株式会社

Inventor： 徐东灿 ,  卓容奭 ,  朴起宽 ,  朴美善 ,  梁炆承 ,  李承勋 ,  P.唐

IPC: H01L29/423 ,  H01L29/78

Abstract: 本公开提供了半导体器件。一种半导体器件至少包括第一线图案、栅电极、半导体图案、栅绝缘层和第一间隔物。第一线图案在衬底上并与衬底分隔开。栅电极围绕第一线图案并交叉第一线图案。半导体图案在第一线图案的两侧，并且半导体图案包括交叠第一线图案的部分。栅绝缘层设置在栅电极与第一线图案之间，并且栅绝缘层围绕第一线图案。第一间隔物在第一线图案与衬底之间，并且第一间隔物在栅绝缘层与半导体图案之间。

公开(公告)号：CN114678353A

公开(公告)日：2022-06-28

申请号：CN202111268067.X

申请日：2021-10-28

Applicant: 三星电子株式会社

Inventor： 尹锡玄 ,  朴俊荣 ,  申宇哲 ,  李承勋

IPC: H01L27/088 ,  H01L29/06 ,  H01L29/78

Abstract: 一种集成电路器件包括：绝缘体上半导体(SOI)基板层，包括基底基板层、绝缘基板层和覆盖基板层；半导体基板层；多个第一鳍型有源区与多个第二鳍型有源区，所述多个第一鳍型有源区与所述多个第二鳍型有源区由多个沟槽限定，并分别在所述SOI基板层和所述半导体基板层上方在第一水平方向上延伸；多个纳米片堆叠结构，包括彼此平行延伸且与多个第一鳍型有源区和多个第二鳍型有源区的上表面间隔开的多个纳米片；多个第一源/漏区，延伸到SOI基板层中；以及多个第二源/漏区，延伸到半导体基板层中。第一源/漏区和第二源/漏区的下表面可以彼此不共面。

公开(公告)号：CN114141769A

公开(公告)日：2022-03-04

申请号：CN202110691699.0

申请日：2021-06-22

Applicant: 三星电子株式会社

Inventor： 柳亥俊 ,  崔庆寅 ,  李承勋

IPC: H01L27/092 ,  H01L21/8238

Abstract: 一种半导体器件包括：在衬底上的有源图案；在有源图案上的源/漏图案；与源/漏图案连接的沟道图案，沟道图案包括堆叠并彼此间隔开的半导体图案；跨沟道图案延伸的栅电极；以及在栅电极和源/漏图案之间的内间隔物。半导体图案包括堆叠的第一半导体图案和第二半导体图案。栅电极包括第一部分和第二部分，第一部分和第二部分分别顺序堆叠在衬底与第一和第二半导体图案之间。内间隔物包括在栅电极的第一部分和源/漏图案之间的第一气隙和在栅电极的第二部分和源/漏图案之间的第二气隙。第一气隙的最大宽度大于第二气隙的最大宽度。

公开(公告)号：CN108511525B

公开(公告)日：2021-08-03

申请号：CN201710748871.5

申请日：2017-08-28

Applicant: 三星电子株式会社

Inventor： 金东宇 ,  李炫姃 ,  金善政 ,  李承勋 ,  朴金锡 ,  赵南奎

IPC: H01L29/78 ,  H01L29/10 ,  H01L29/417 ,  H01L29/423

Abstract: 本公开提供了半导体器件。一种半导体器件包括鳍型有源区、纳米片、栅极、源极/漏极区和绝缘间隔物。鳍型有源区从衬底突出并在第一方向上延伸。纳米片与鳍型有源区的上表面间隔开并包括沟道区。栅极在鳍型有源区之上。源极/漏极区连接到纳米片。绝缘间隔物在鳍型有源区上以及在纳米片之间。气隙基于绝缘间隔物的位置在绝缘间隔物与源极/漏极区之间。

公开(公告)号：CN112017965A

公开(公告)日：2020-12-01

申请号：CN202010360788.2

申请日：2020-04-30

Applicant: 三星电子株式会社

Inventor： 金在文 ,  金傔 ,  李承勋 ,  金茶惠 ,  慎一揆 ,  李商文 ,  崔庆寅

IPC: H01L21/336 ,  H01L21/8234

Abstract: 一种制造半导体器件的方法包括：在衬底上形成有源图案，有源图案包括交替地堆叠的第一半导体图案和第二半导体图案；在有源图案的顶表面和侧壁上形成盖图案；在盖图案上执行沉积工艺以形成绝缘层；以及在绝缘层上形成与有源图案交叉的牺牲栅极图案。盖图案具有晶体结构并且与第一半导体图案的侧壁和第二半导体图案的侧壁物理接触。

公开(公告)号：CN111987143A

公开(公告)日：2020-11-24

申请号：CN202010442515.2

申请日：2020-05-22

Applicant: 三星电子株式会社

Inventor： 林圣根 ,  金彦起 ,  曹裕英 ,  金利桓 ,  金真范 ,  朴判贵 ,  慎一揆 ,  李承勋

IPC: H01L29/06 ,  H01L29/786 ,  H01L21/336

Abstract: 提供了半导体器件及其形成方法。所述半导体器件包括：有源区；隔离区，限定所述有源区；阻挡层，位于所述有源区上；上半导体层，位于所述阻挡层上；以及栅极结构，覆盖所述上半导体层的上表面、下表面和在第一方向上的侧表面。所述第一方向是平行于所述有源区的上表面的方向，并且所述阻挡层布置在所述栅极结构与所述有源区之间。

公开(公告)号：CN110190109A

公开(公告)日：2019-08-30

申请号：CN201910039205.3

申请日：2019-01-16

Applicant: 三星电子株式会社 ,  成均馆大学研究与商业基金会

Inventor： 金真范 ,  金亨燮 ,  崔成钦 ,  金镇用 ,  朴台镇 ,  李承勋

IPC: H01L29/06 ,  H01L21/336 ,  H01L29/78

Abstract: 提供了一种半导体器件及其制造方法，所述半导体器件包括：栅电极，在衬底上沿第一方向延伸；第一有源图案，在衬底上沿与第一方向交叉的第二方向延伸以穿透栅电极，第一有源图案包括锗；外延图案，位于栅电极的侧壁上；第一半导体氧化物层，位于第一有源图案与栅电极之间，并且通过第一半导体材料的氧化而形成；以及第二半导体氧化物层，位于栅电极与外延图案之间，并且通过第二半导体材料的氧化而形成。第一半导体材料的锗的浓度可以小于第一有源图案的锗的浓度，并且第一半导体材料的锗的浓度可以与第二半导体材料的锗的浓度不同。

公开(公告)号：CN110176270A

公开(公告)日：2019-08-27

申请号：CN201910035368.4

申请日：2019-01-15

Applicant: 三星电子株式会社

Inventor： 边喜冲 ,  李妍和 ,  李承勋

IPC: G11C29/00 ,  G11C29/42

Abstract: 一种存储器装置包括：多个存储器芯片，其响应于控制命令和地址命令存储和输出数据；至少一个错误检查和校正(ECC)存储器芯片，其对所述多个存储器芯片存储和输出的数据提供ECC功能；以及控制器，其将所述多个存储器芯片中的其中检测到有缺陷的存储器单元的存储器芯片标记为有缺陷的存储器芯片，被构造为将有缺陷的存储器芯片的数据存储在ECC存储器芯片中，并且被构造为控制有缺陷的存储器芯片执行后封装修复(PPR)。

公开(公告)号：CN109904161A

公开(公告)日：2019-06-18

申请号：CN201811311113.8

申请日：2018-11-06

Applicant: 三星电子株式会社

Inventor： 李峭蒑 ,  金锡勋 ,  梁裕信 ,  李承勋 ,  崔珉姬

IPC: H01L27/11

Abstract: 公开了一种半导体器件，该半导体器件包括：衬底，该衬底包括从衬底的顶表面垂直地突出的第一有源图案；以及填充形成在第一有源图案的上部上的第一凹部的第一源极/漏极图案。该第一源极/漏极图案包括第一半导体图案和位于第一半导体图案上的第二半导体图案。第一半导体图案具有第一面、第二面和当第一面和第二面彼此会合时限定的第一角边缘。该第二半导体图案覆盖第一半导体图案的第一面和第二面并暴露第一角边缘。