公开(公告)号：CN118843319A

公开(公告)日：2024-10-25

申请号：CN202410113550.8

申请日：2024-01-26

申请人： 三星电子株式会社

发明人： 杨世怜 ,  李全一 ,  李蕙兰 ,  崔贤默

IPC分类号： H10B51/20 ,  H10B51/30 ,  H10B53/20 ,  H10B53/30

摘要： 一种半导体器件可以包括：基板；半导体图案，所述半导体图案堆叠在所述基板上、在平行于所述基板的顶表面的第一方向上延伸、并且彼此间隔开；栅电极，所述栅电极包括在与所述第一方向交叉的第二方向上延伸的水平部分、以及与所述水平部分接触并在垂直于所述基板的所述顶表面的第三方向上延伸的竖直部分；栅极电介质层，所述栅极电介质层在所述半导体图案与所述栅电极之间；以及铁电层，所述铁电层在所述栅极电介质层与所述栅电极之间。每一个所述半导体图案包括杂质区和在所述杂质区之间的沟道区，所述竖直部分位于所述沟道区的第一侧表面上，并且所述水平部分位于所述沟道区的顶表面和底表面上。

公开(公告)号：CN116096077A

公开(公告)日：2023-05-09

申请号：CN202211270572.2

申请日：2022-10-17

申请人： 三星电子株式会社

发明人： 李蕙兰 ,  金景洙 ,  罗暻朝 ,  杨世怜

IPC分类号： H10B12/00

摘要： 公开了一种半导体存储器件，包括：衬底，包括单元区和外围区；单元栅电极，设置在单元区处；位线结构，设置在单元区处并包括单元导线和设置在单元导线上的单元线封盖膜；鳍型图案，设置在外围区处；外围栅电极，与鳍型图案交叉；外围栅分离图案，设置在外围栅电极的侧壁上并具有高于外围栅电极的上表面的上表面；以及外围层间绝缘膜，覆盖外围栅电极、外围栅分离图案、以及外围栅分离图案的侧壁的一部分。外围层间绝缘膜的上表面和单元线封盖膜的最上表面相对于衬底位于相同的高度。

公开(公告)号：CN117377322A

公开(公告)日：2024-01-09

申请号：CN202310290349.2

申请日：2023-03-23

申请人： 三星电子株式会社

发明人： 李全一 ,  杨世怜 ,  李蕙兰

IPC分类号： H10B51/30 ,  H10B51/20

摘要： 提供了一种半导体存储器件。所述半导体存储器件包括：位线，在第一方向上延伸；第一字线和第二字线，在第二方向上延伸并且与所述位线交叉；有源图案，在所述第一字线和所述第二字线之间位于所述位线上，并且包括彼此相对的第一竖直部分和第二竖直部分以及在所述第一竖直部分和所述第二竖直部分之间延伸的水平部分；第一数据存储图案，位于所述第一字线与所述有源图案的所述第一竖直部分之间；第二数据存储图案，位于所述第二字线与所述有源图案的所述第二竖直部分之间；以及源极线，连接到所述有源图案，在所述第一方向上延伸，并且与所述第一字线和所述第二字线交叉。

公开(公告)号：CN116133420A

公开(公告)日：2023-05-16

申请号：CN202211068060.8

申请日：2022-08-30

申请人： 三星电子株式会社

发明人： 杨世怜

IPC分类号： H10B12/00

摘要： 公开了一种半导体存储器件，该半导体存储器件包括：衬底，包括有源图案，该有源图案包括彼此间隔开的第一源/漏区和第二源/漏区；位线，电连接到第一源/漏区并跨过有源图案；存储节点接触部，电连接到第二源/漏区；间隔物结构，在位线和存储节点接触部之间；着接焊盘，电连接到存储节点接触部；绝缘图案，在间隔物结构上并与着接焊盘相邻；以及衬层，在绝缘图案和着接焊盘之间。该绝缘图案可以包括：上绝缘部分和下绝缘部分，下绝缘部分在上绝缘部分和间隔物结构之间。下绝缘部分的最大宽度可以大于上绝缘部分的最小宽度。

公开(公告)号：CN117062445A

公开(公告)日：2023-11-14

申请号：CN202310523975.1

申请日：2023-05-10

申请人： 三星电子株式会社

发明人： 李全一 ,  杨世怜 ,  李蕙兰

IPC分类号： H10B51/30 ,  H10B53/30

摘要： 提供一种半导体器件。该半导体器件包括：第一下导电线，在第一方向上延伸并设置在第一高度水平处；第一上导电线，在第一方向上延伸并与第一下导电线垂直地重叠，在高于第一高度水平的第二高度水平处；单晶半导体图案，在第三高度水平处设置在第一下导电线和第一上导电线之间；中间导电线，在与第一方向交叉的第二方向上延伸并在单晶半导体图案之间穿过，在第一高度水平和第二高度水平之间；以及数据存储层，包括在中间导电线和单晶半导体图案之间的部分。

公开(公告)号：CN116096075A

公开(公告)日：2023-05-09

申请号：CN202211186615.9

申请日：2022-09-27

申请人： 三星电子株式会社

发明人： 李蕙兰 ,  朴素贤 ,  罗暻朝 ,  杨世怜

IPC分类号： H10B12/00 ,  H01L21/764

摘要： 一种半导体器件，包括：叠层，包括在衬底上彼此堆叠的导电结构和绝缘结构，其中，该叠层沿基本平行于衬底的上表面的第一方向延伸；第一间隔物、第二间隔物和第三间隔物，在基本平行于衬底的上表面并与第一方向相交的第二方向上彼此顺序地堆叠在叠层的侧壁上；以及封盖图案，设置在第二间隔物上，其中：第二间隔物是包括空气的空气间隔物，并且第三间隔物的一部分的上表面与封盖图案的上表面基本共面。