-
公开(公告)号：CN119317114A
公开(公告)日：2025-01-14
申请号：CN202410278835.7
申请日：2024-03-12
Applicant: 三星电子株式会社
Inventor： 李全一
Abstract: 提供了一种三维(3D)铁电随机存取存储器(FeRAM)。所述3DFeRAM包括：衬底；位线，所述位线沿第一水平方向延伸、在第二水平方向上彼此间隔开；字线，所述字线设置在所述位线上方、沿所述第二水平方向延伸、并在所述第一水平方向上彼此间隔开；半导体图案，所述半导体图案以一定间隔布置在所述字线的相应部分上；以及铁电电容器(FeCap)结构，所述FeCap结构设置在所述半导体图案上，其中所述FeCap结构包括：第一电极，所述第一电极包括主体部分和至少两个水平延伸部；铁电层，所述铁电层覆盖所述第一电极的外壁；以及第二电极，所述第二电极覆盖位于所述水平延伸部上的所述铁电层。
-
公开(公告)号：CN110021526A
公开(公告)日：2019-07-16
申请号：CN201811416581.1
申请日：2018-11-26
Applicant: 三星电子株式会社
IPC: H01L21/311 , H01L21/336
Abstract: 本发明提供一种刻蚀方法和一种制造半导体器件的方法。所述刻蚀方法包括：将第一处理气体的等离子体提供到刻蚀对象，以在所述刻蚀对象上形成沉积层，所述第一处理气体包括碳氟化合物气体和惰性气体，并且所述刻蚀对象包括包含氧化硅的第一区和包含氮化硅的第二区；将惰性气体的等离子体提供到在所述刻蚀对象上具有所述沉积层的所述刻蚀对象，以活化所述氧化硅的刻蚀反应，其中，将负直流电压施加到与所述刻蚀对象分隔开以面对所述刻蚀对象的刻蚀表面的相对部，所述相对部包括硅；以及随后，提供第二处理气体的等离子体，以去除刻蚀反应产物，所述第二处理气体包括惰性气体和含氧气体。
-
公开(公告)号：CN119451117A
公开(公告)日：2025-02-14
申请号：CN202410698492.X
申请日：2024-05-31
Applicant: 三星电子株式会社
Abstract: 提供了半导体存储器装置以及包括该半导体存储器装置的半导体封装件和电子系统。该半导体存储器装置包括：衬底，其包括多个垫区域和在多个垫区域中的一些垫区域之间的垫分离区域；外围电路结构，其位于衬底上并且包括外围电路；单元阵列结构，其位于外围电路结构上；第一穿通件，其在垫分离区域中延伸到衬底中；以及第二穿通件，其在垫分离区域上延伸到单元阵列结构中并且电连接到第一穿通件，其中第二穿通件与第一穿通件重叠。
-
公开(公告)号：CN110021526B
公开(公告)日：2024-09-06
申请号：CN201811416581.1
申请日：2018-11-26
Applicant: 三星电子株式会社
IPC: H01L21/311 , H01L21/336
Abstract: 本发明提供一种刻蚀方法和一种制造半导体器件的方法。所述刻蚀方法包括：将第一处理气体的等离子体提供到刻蚀对象，以在所述刻蚀对象上形成沉积层，所述第一处理气体包括碳氟化合物气体和惰性气体，并且所述刻蚀对象包括包含氧化硅的第一区和包含氮化硅的第二区；将惰性气体的等离子体提供到在所述刻蚀对象上具有所述沉积层的所述刻蚀对象，以活化所述氧化硅的刻蚀反应，其中，将负直流电压施加到与所述刻蚀对象分隔开以面对所述刻蚀对象的刻蚀表面的相对部，所述相对部包括硅；以及随后，提供第二处理气体的等离子体，以去除刻蚀反应产物，所述第二处理气体包括惰性气体和含氧气体。
-
公开(公告)号：CN118510265A
公开(公告)日：2024-08-16
申请号：CN202311713516.6
申请日：2023-12-13
Applicant: 三星电子株式会社
IPC: H10B12/00
Abstract: 提供了半导体存储器装置。所述半导体存储器装置包括：存储器单元，存储器单元沿第一水平方向、与第一水平方向相交的第二水平方向和垂直方向延伸。存储器单元包括第一晶体管、第二晶体管和电荷存储元件，第一晶体管包括第一沟道结构，第二晶体管包括第二沟道结构，电荷存储元件电连接到第二沟道结构的第一端并且邻近于第一沟道结构。所述半导体存储器装置包括：第一位线，电连接到第一沟道结构的第一端并且沿第二水平方向延伸；选择线，电连接到第一沟道结构的第二端并且沿第二水平方向延伸；第二位线，电连接到第二沟道结构的第二端并且沿第二水平方向延伸；以及栅极线，沿垂直方向延伸。
-
Patent Agency Ranking
公开(公告)号：CN118354611A
公开(公告)日：2024-07-16
申请号：CN202311773901.X
申请日：2023-12-21
Applicant: 三星电子株式会社
Abstract: 一种半导体器件可以包括：第一堆叠件和第二堆叠件，其沿与基板的顶表面平行的第一方向交替地设置在所述基板上；以及第一焊盘和第二焊盘，其将所述第一堆叠件连接到所述第二堆叠件。所述第一堆叠件和所述第二堆叠件中的每一者可以包括：栅电极；沟道图案，其包围所述栅电极的侧表面并且彼此间隔开；以及第一导电线和第二导电线，其连接到对应的沟道图案。所述第二堆叠件的所述第一导电线和所述第二导电线可以被设置为分别与所述第一堆叠件的所述第一导电线和所述第二导电线相邻。所述第一焊盘和所述第二焊盘可以分别连接到所述第一堆叠件和所述第二堆叠件的所述第一导电线和所述第二导电线。
-
公开(公告)号：CN117794248A
公开(公告)日：2024-03-29
申请号：CN202310564136.4
申请日：2023-05-18
Applicant: 三星电子株式会社
Abstract: 一种半导体存储器件包括单元串以及连接到所述单元串的第一导电柱和第二导电柱。所述单元串包括彼此间隔开地堆叠在衬底上的多个存储单元。所述第一导电柱在第一方向上与所述第二导电柱间隔开。每个所述存储单元包括在所述第一方向上从所述第一导电柱延伸到所述第二导电柱的沟道层、位于所述沟道层上的铁电层以及位于所述铁电层上的电极。所述沟道层包括单晶硅。
-
公开(公告)号：CN117377322A
公开(公告)日：2024-01-09
申请号：CN202310290349.2
申请日：2023-03-23
Applicant: 三星电子株式会社
Abstract: 提供了一种半导体存储器件。所述半导体存储器件包括：位线，在第一方向上延伸；第一字线和第二字线，在第二方向上延伸并且与所述位线交叉；有源图案，在所述第一字线和所述第二字线之间位于所述位线上，并且包括彼此相对的第一竖直部分和第二竖直部分以及在所述第一竖直部分和所述第二竖直部分之间延伸的水平部分；第一数据存储图案，位于所述第一字线与所述有源图案的所述第一竖直部分之间；第二数据存储图案，位于所述第二字线与所述有源图案的所述第二竖直部分之间；以及源极线，连接到所述有源图案，在所述第一方向上延伸，并且与所述第一字线和所述第二字线交叉。
-
公开(公告)号：CN115966536A
公开(公告)日：2023-04-14
申请号：CN202211238710.9
申请日：2022-10-11
Applicant: 三星电子株式会社
IPC: H01L23/48 , H01L21/768
Abstract: 提供了包括硅通孔的半导体装置。所述半导体装置包括具有第一表面和与第一表面相对的第二表面的基底。设置有延伸穿过基底过孔绝缘层。设置有延伸穿过过孔绝缘层的硅通孔。硅通孔的中心从过孔绝缘层的中心偏离。阻挡层设置在第一表面上。第一绝缘层设置在阻挡层上。设置有延伸穿过第一绝缘层和阻挡层并接触硅通孔的接触插塞。
-
公开(公告)号：CN119317118A
公开(公告)日：2025-01-14
申请号：CN202410185535.4
申请日：2024-02-19
Applicant: 三星电子株式会社
Inventor： 李全一
Abstract: 提供了存储芯片以及包括存储芯片的半导体封装件。所述存储芯片包括垂直地堆叠并且彼此电连接的单元芯片和核心‑外围芯片。所述单元芯片包括单元区域，每个所述单元区域包括存储单元层。所述核心‑外围芯片包括在第一方向上彼此相邻的核心组区域和外围区域。所述核心组区域包括沿与所述第一方向相交的第二方向按行布置的核心区域。每个所述核心区域包括：核心存储体，所述核心存储体包括核心电路；以及神经处理单元(NPU)块，所述NPU块包括NPU。
-
-
-
-
-
-
-
-
-
Search Results
33
records
(took 0.031 seconds)
