公开(公告)号：CN1822224B

公开(公告)日：2010-09-29

申请号：CN200510131599.3

申请日：2005-10-25

申请人： 三星电子株式会社

发明人： 表锡洙 ,  郑铉泽 ,  河旻烈

IPC分类号： G11C11/401 ,  G11C11/406 ,  G11C7/00 ,  G06F12/00

CPC分类号： G11C11/406 ,  G06F13/1636 ,  G11C11/40603 ,  G11C11/40607 ,  G11C11/40618

摘要： 一种集成电路存储器装置包括在存储器系统中的多个存储器与一个刷新控制器。刷新控制器被配置来生成刷新请求信号。多个存储器包括对刷新请求信号作出响应的多个存储器的存储体。附加的存储器包括缓冲器单元，其被配置来响应从多个存储器的存储体的第一个存储体收到刷新-访问中断信号，生成给多个存储器的存储体的第一个存储体的刷新指示信号，并接收对多个存储器的存储体的第一个存储体进行寻址的缓冲器写数据。多个存储器的存储体和该缓冲器单元可以是分开的DRAM芯片。

公开(公告)号：CN1822224A

公开(公告)日：2006-08-23

申请号：CN200510131599.3

申请日：2005-10-25

申请人： 三星电子株式会社

发明人： 表锡洙 ,  郑铉泽 ,  河旻烈

IPC分类号： G11C11/401 ,  G11C11/406 ,  G11C7/00 ,  G06F12/00

CPC分类号： G11C11/406 ,  G06F13/1636 ,  G11C11/40603 ,  G11C11/40607 ,  G11C11/40618

摘要： 一种集成电路存储器装置包括在存储器系统中的多个存储器与一个刷新控制器。刷新控制器被配置来生成刷新请求信号。多个存储器包括对刷新请求信号作出响应的多个存储器的存储体。附加的存储器包括缓冲器单元，其被配置来响应从多个存储器的存储体的第一个存储体收到刷新－访问中断信号，生成给多个存储器的存储体的第一个存储体的刷新指示信号，并接收对多个存储器的存储体的第一个存储体进行寻址的缓冲器写数据。多个存储器的存储体和该缓冲器单元可以是分开的DRAM芯片。

公开(公告)号：CN100545940C

公开(公告)日：2009-09-30

申请号：CN200510103786.0

申请日：2005-09-23

申请人： 三星电子株式会社

发明人： 河旻烈 ,  郑铉泽 ,  表锡洙

IPC分类号： G11C11/401 ,  G11C11/409

CPC分类号： G06F12/0875 ,  G11C11/406 ,  G11C11/40603

摘要： 本发明提供了除了如下所述的一种情况之外，主存储器以优先于刷新操作方式将优先级给予读取或写入操作的存储器和存储器控制系统。另一方面，高速缓冲存储器以优先于读取或写入操作方式将优先级给予刷新操作。例外情况出现在当启用高速缓存刷新和高速缓冲存储器中的数据有效时，接收存储器读取信号的时候。在这种例外情况中，高速缓冲存储器的刷新被延迟。在某些读取操作期间，特定存储块中的数据也被写入高速缓存中，但不进行从高速缓存的回写。这样就减少了回写操作的次数和消除了由刷新操作引起的延迟。

公开(公告)号：CN1770320A

公开(公告)日：2006-05-10

申请号：CN200510103786.0

申请日：2005-09-23

申请人： 三星电子株式会社

发明人： 河旻烈 ,  郑铉泽 ,  表锡洙

IPC分类号： G11C11/401 ,  G11C11/409

CPC分类号： G06F12/0875 ,  G11C11/406 ,  G11C11/40603

摘要： 本发明提供了除了如下所述的一种情况之外，主存储器以优先于刷新操作方式将优先级给予读取或写入操作的存储器和存储器控制系统。另一方面，高速缓冲存储器以优先于读取或写入操作方式将优先级给予刷新操作。例外情况出现在当启用高速缓存刷新和高速缓冲存储器中的数据有效时，接收存储器读取信号的时候。在这种例外情况中，高速缓冲存储器的刷新被延迟。在某些读取操作期间，特定存储块中的数据也被写入高速缓存中，但不进行从高速缓存的回写。这样就减少了回写操作的次数和消除了由刷新操作引起的延迟。

公开(公告)号：CN111415694B

公开(公告)日：2024-06-07

申请号：CN201911117623.6

申请日：2019-11-14

申请人： 三星电子株式会社

发明人： 河旻烈

IPC分类号： G11C17/18

摘要： 可以提供一种一次性可编程(OTP)存储器单元以及包括OTP存储器单元的OTP存储器和存储器系统。该OTP存储器单元包括串联连接在处于浮置状态的第一节点和第二节点之间的主OTP单元晶体管、冗余OTP单元晶体管和存取晶体管。OTP存储器单元被配置为在编程操作期间，将编程电压施加到主OTP单元晶体管和冗余OTP单元晶体管的栅极，以及将低于该编程电压的编程存取电压施加到存取晶体管的栅极。

公开(公告)号：CN111415694A

公开(公告)日：2020-07-14

申请号：CN201911117623.6

申请日：2019-11-14

申请人： 三星电子株式会社

发明人： 河旻烈

IPC分类号： G11C17/18

摘要： 可以提供一种一次性可编程(OTP)存储器单元以及包括OTP存储器单元的OTP存储器和存储器系统。该OTP存储器单元包括串联连接在处于浮置状态的第一节点和第二节点之间的主OTP单元晶体管、冗余OTP单元晶体管和存取晶体管。OTP存储器单元被配置为在编程操作期间，将编程电压施加到主OTP单元晶体管和冗余OTP单元晶体管的栅极，以及将低于该编程电压的编程存取电压施加到存取晶体管的栅极。

公开(公告)号：CN111402946A

公开(公告)日：2020-07-10

申请号：CN201910966830.2

申请日：2019-10-11

申请人： 三星电子株式会社

发明人： 河旻烈

IPC分类号： G11C29/18 ,  G11C29/44

摘要： 提供了一次性可编程(OTP)存储器设备及测试OTP存储器设备的方法，OTP存储器设备包括：包括OTP单元阵列和虚设单元块的单元阵列电路，OTP单元阵列包括耦合到位线、读取字线和电压字线的OTP存储单元，并且所述虚设单元块耦合到读取字线和电压字线；行解码器，通过读取字线和电压字线耦合到虚设单元块和OTP单元阵列；通过位线耦合到OTP单元阵列的列解码器；耦合到列解码器的写入感测电路；以及基于命令和地址控制单元阵列电路、行解码器和写入感测电路的控制电路，单元阵列电路还包括隔离电路，隔离电路响应于测试模式下的控制代码，切断从行解码器传输到OTP单元阵列的第一和第二电压。