公开(公告)号：CN1159084A

公开(公告)日：1997-09-10

申请号：CN96121578.X

申请日：1996-12-18

Applicant: 三菱电机株式会社

Inventor： 元田隆 ,  小野健一

IPC: H01S3/025

CPC classification number: B82Y20/00 ,  H01S5/34 ,  H01S5/3403 ,  H01S5/3406

Abstract: 本发明旨在防止在势阱层与势垒层的界面上发生位错等晶格缺陷。本发明中，势阱层通过由Ga0.56In0.44P构成的主要区域和在从该区域到势阱层与势垒层的界面之间为了使其变形从-0.5％逐渐地变化为-0.1％而由组成逐渐变化的GaInP构成的过渡区域构成，另外，势垒层通过由(Al0.5Ga0.5)0.452In0.548P构成的主要区域和在从该区域到势垒层与势阱层界面之间为了使其变形从+0.4％逐渐地变化为-0.1％而由组成逐渐变化的AlGaInP构成的过渡区域构成。

公开(公告)号：CN101267009A

公开(公告)日：2008-09-17

申请号：CN200710187057.7

申请日：2007-11-19

Applicant: 三菱电机株式会社

Inventor： 花卷吉彦 ,  小野健一

IPC: H01L33/00 ,  H01S5/00

CPC classification number: H01S5/0421 ,  H01L33/02 ,  H01L33/305 ,  H01S5/3054

Abstract: 本发明涉及半导体光元件的制造方法，目的在于提供一种工作时的元件电阻值与设计值一致的半导体光元件。具有如下步骤：形成掺杂有杂质的作为第一导电型的BDR(Band Discontinuity reduction)层的BDR层形成步骤；接触层形成步骤，在生长BDR层后，与BDR层接触地形成第一导电型的接触层，该接触层用于形成电极并掺杂有与所述杂质相同的杂质；用于在接触层形成步骤后进行热处理的热处理步骤。

公开(公告)号：CN1175808A

公开(公告)日：1998-03-11

申请号：CN97110234.1

申请日：1997-04-03

Applicant: 三菱电机株式会社

Inventor： 元田隆 ,  小野健一

IPC: H01S3/18

CPC classification number: H01S5/20 ,  H01S5/2004 ,  H01S5/2009 ,  H01S5/2013

Abstract: 提高了活性层和夹层间的能量势垒,抑制了电子的溢出。在活性层3和P型第一上夹层4a间配置了交互地层叠(AlxGa(1－X)0.5In0.5P(x=0.7)层10a和(AlxGa(1－X))0.5In0.5P(x=1.0)层10b构成的超晶格势垒层10。

公开(公告)号：CN1153411A

公开(公告)日：1997-07-02

申请号：CN96111670.6

申请日：1996-08-14

Applicant: 三菱电机株式会社

Inventor： 小野健一 ,  元田隆

IPC: H01S3/18

Abstract: 一种半导体器件，包含：具有表面的半导体衬底(1)；由交互叠合在一起的多个第一半导体层(4a)和第二半导体层(4b)构成的应变超晶格结构，第一半导体层(4a)在相对于半导体衬底(1)为压缩或伸张的方向上有第一应变，第二半导体层(4b)有和第一应变方向相同但大小不同的第二应变。因此使第一半导体层(4a)和第二半导体层(4b)之间的应变差减小，由此应变超晶格结构的结晶质量得到改进。