-
公开(公告)号：CN106330744B
公开(公告)日：2019-08-16
申请号：CN201610712467.8
申请日：2016-08-23
申请人： 上海创景信息科技有限公司
IPC分类号： H04L12/801 , H04L29/08
摘要： 本发明提供了一种基于网络的主题订阅系统，包括以下模块：网络通讯模块，初始化网络通讯环境，设置通讯通道，监听网络节点上线与下线，并通知控制节点；控制节点模块，初始化控制节点并设定通讯通道，为控制节点分配本通道内固定识别码；普通节点模块，初始化普通节点并设定通讯通道。本发明可根据主题接收者数量自动调整网络发送方式，既可将数据快速发送出去，又可避免网络阻塞。
-
公开(公告)号：CN109818790A
公开(公告)日：2019-05-28
申请号：CN201910074132.1
申请日：2019-01-25
申请人： 上海创景信息科技有限公司
摘要： 本发明提供了一种硬件实时模拟多通路多种类通信协议芯片系统、方法及介质，包括：系统交互模块：完成与被测系统的连接，实时监控被测系统的控制指令；FPGA内部PL逻辑模块：完成协议芯片硬件加速；FPGA内部ARM1模块：实现多协议芯片功能；FPGA内部ARM0模块：实现与上位机交互，实现多协议芯片控制及数据交互；上位机软件平台模块：实现多协议芯片功能定制、模拟芯片实时数据监控及控制。本发明的用户可根据不同芯片手册进行定制模拟，通过C代码完成芯片寄存器等信息的控制，通过系统软件平台完成定制更新，方便灵活。
-
公开(公告)号：CN113360424B
公开(公告)日：2024-01-30
申请号：CN202110667155.0
申请日：2021-06-16
申请人： 上海创景信息科技有限公司
IPC分类号： G06F12/0811 , G06F13/16
摘要： 本发明提供了一种基于多通路独立AXI总线的RLDRAM3控制器，控制模块通过AXI‑LITE接口连接FPGA片上微处理器，对RLDRAM3控制器进行控制；用户访问模块提供用户访问接口，提供用户数据读写；大数据交互模块基于用户访问模块初始优先级及二级缓存中积压数据量进行实时优先级调整，从用户访问模块中取出读写指令队列内容，并根据地址内容发送至物理层模块进行数据交互；物理层模块完成复位链路初始化控制、对RLDRAM3芯片DDR模式读写总线时序编解码、地址控制总线的时序控制。本发明支持多个AXI主设备同时访问RLDRAM3芯片的功能，保证各主设备数据正确性，解决缓存一致性问题。
-
公开(公告)号：CN117154666A
公开(公告)日：2023-12-01
申请号：CN202311403069.4
申请日：2023-10-27
申请人： 上海创景信息科技有限公司
IPC分类号： H02H7/26 , H02H3/20 , H02H3/24 , H02H3/087 , H02H3/10 , H02H5/04 , H02J13/00 , H02J9/06 , H02M1/44
摘要： 本发明提供了一种冗余隔离直流电源智能程控分路保护系统及方法，包括：模块M1：对1路冗余隔离直流电源进行智能程控分路；模块M2：对每一通路进行实时电压、电流、温度监控；模块M3：根据监控结果对每一通路进行包括自动断路保护、额定电流功率调节以及实时故障上传操作。本发明提供的一种基于航空航天的冗余隔离直流电源智能程控分路保护系统在复杂的航空航天系统中实际使用，能有效解决“进口程控电源”通路少、价格昂贵、且不具备冗余的特性。
-
公开(公告)号：CN116027704A
公开(公告)日：2023-04-28
申请号：CN202211618878.2
申请日：2022-12-15
申请人： 上海创景信息科技有限公司
IPC分类号： G05B19/042
摘要： 本发明提供了一种多路多类型通信总线数据采集装置、方法、介质及设备，包括数据采样单元、信号分析单元、存储单元和显示及设置单元；所述数据采样单元与信号分析单元相连接；所述信号分析单元分别与存储单元和显示及设置单元相连接。本发明通过采用拥有大量IO口以及可以并行处理的FPGA，解决了多通道总线数据采集及多通道数据并行独立处理的问题。
-
公开(公告)号：CN113391920A
公开(公告)日：2021-09-14
申请号：CN202110655829.5
申请日：2021-06-11
申请人： 上海创景信息科技有限公司
摘要： 本发明提供了一种智能化调度管理多种目标CPU的方法及系统，包括：步骤S1：通过配置CPU单元和上位机配置管理软件单元通信，动态获得、管理和配置目标CPU单元和外设芯片单元之间的桥接关系；步骤S2：采用FPGA实现目标CPU单元和外设芯片单元之间的动态桥接功能。本发明通过采用FPGA动态桥接目标CPU和外设芯片之间的连接关系，实现统一硬件平台对多种不同目标CPU和多种外设芯片的支持，无需针对每种目标CPU和外设芯片单独开发一套硬件平台。
-
公开(公告)号：CN113360424A
公开(公告)日：2021-09-07
申请号：CN202110667155.0
申请日：2021-06-16
申请人： 上海创景信息科技有限公司
IPC分类号： G06F12/0811 , G06F13/16
摘要： 本发明提供了一种基于多通路独立AXI总线的RLDRAM3控制器，控制模块通过AXI‑LITE接口连接FPGA片上微处理器，对RLDRAM3控制器进行控制；用户访问模块提供用户访问接口，提供用户数据读写；大数据交互模块基于用户访问模块初始优先级及二级缓存中积压数据量进行实时优先级调整，从用户访问模块中取出读写指令队列内容，并根据地址内容发送至物理层模块进行数据交互；物理层模块完成复位链路初始化控制、对RLDRAM3芯片DDR模式读写总线时序编解码、地址控制总线的时序控制。本发明支持多个AXI主设备同时访问RLDRAM3芯片的功能，保证各主设备数据正确性，解决缓存一致性问题。
-
公开(公告)号：CN109840233B
公开(公告)日：2020-10-27
申请号：CN201910074231.X
申请日：2019-01-25
申请人： 上海创景信息科技有限公司
IPC分类号： G06F13/40
摘要： 本发明提供了一种基于FPGA的60X总线桥接系统、方法及介质，包括：主桥控制模块：对PowerPC处理器60X总线进行译码处理，获得地址译码，输出控制信息及地址译码；DDR2控制模块：根据接收到的控制信息，缓存来自60X总线DDR通信数据，并控制外部DDR2内存逻辑。本发明具独立的60X总线响应时序技术，不受外部模块影响，能保证处理器稳定性，各总线接口具有多缓存同时相互独立，降低了处理器的响应时间，提高了总线访问速率。本发明将PowerPC处理器和FPGA芯片相连接，利用FPGA实现将60X总线转为各个外设芯片接口，替换了原先的60X专用桥转接芯片；性能更高、连接灵活方便且易于扩展。
-
公开(公告)号：CN110765017A
公开(公告)日：2020-02-07
申请号：CN201911019406.3
申请日：2019-10-24
申请人： 上海创景信息科技有限公司
IPC分类号： G06F11/36
摘要： 本发明提供了一种基于RISC-V扩展指令的源码覆盖率测试方法和系统,通过对源码进行语法树分析，得到插桩点，将插桩点定义为设定位置。根据源码语法结构对源码进行切片,在设定位置进行插桩，所述插桩的插桩语句是基于RISC-V的扩展指令；执行源码，对扩展指令的输出进行数据采集，得到插桩输出信息；根据插桩语句和插桩输出信息，分析得到源码覆盖率测试结果。本发明通过扩展RISC-V指令，实现CPU内部对外高速数据发送，相对于异步总线来说，引脚数大幅度减少；不需要进行被测板卡飞线，工作量大大降低。
-
公开(公告)号：CN109587014A
公开(公告)日：2019-04-05
申请号：CN201910075383.1
申请日：2019-01-25
申请人： 上海创景信息科技有限公司
IPC分类号： H04L12/26
摘要： 本发明提供了一种SRIO实时在线模拟仿真验证方法、系统及介质，包括：FPGA内部PL逻辑模块：完成SRIO协议IP核的传输，完成SRIO模拟帧及数据帧的收发，完成实时监控及出错信息汇总，通过ACP接口完成与FPGA内部ARM1的实时数据交互及出错信息交互；FPGA内部ARM1模块：实现SRIO模拟仿真功能。本发明采用在线实时模拟仿真的验证方案，数据帧、协议包等均可由上位机软件自定义组织，通过有规律性数据、有目的性包结构，快速验证整个SRIO系统是否存在安全隐患，并支持多个硬件平台互连，以验证用户系统硬件配置是否正确。
-
-
-
-
-
-
-
-
-
搜索结果
16 条记录 (耗时 0.038 秒)
