-
公开(公告)号：CN113609052A
公开(公告)日：2021-11-05
申请号：CN202110874606.8
申请日：2021-07-30
申请人： 上海创景信息科技有限公司
摘要： 本发明提供了一种基于FPGA和微处理器的芯片模拟系统及实现方法，包括FPGA模块、总线收发器、隔离器，其中：FPGA模块包括微处理器，所述FPGA模块接入总线并与总线收发器通信连接；FPGA模块、总线收发器、隔离器依次电性连接；隔离器接入1553B总线。本发明将接收到的数据加入时间信息，从而实现命令字、响应字以及数据字的预判断，以及协议帧错误预判断。通过采用微处理器读取预处理数据，以及将要发送的数据，对HI‑1573总线收发模块的控制。通过执行C语言代码，实现对BU61580芯片功能的模拟控制，解决了以往通过硬件描述语言(HDL)来实现BU61580功能的复杂度以及难度。
-
公开(公告)号：CN109818790B
公开(公告)日：2021-10-08
申请号：CN201910074132.1
申请日：2019-01-25
申请人： 上海创景信息科技有限公司
摘要： 本发明提供了一种硬件实时模拟多通路多种类通信协议芯片系统、方法及介质，包括：系统交互模块：完成与被测系统的连接，实时监控被测系统的控制指令；FPGA内部PL逻辑模块：完成协议芯片硬件加速；FPGA内部ARM1模块：实现多协议芯片功能；FPGA内部ARM0模块：实现与上位机交互，实现多协议芯片控制及数据交互；上位机软件平台模块：实现多协议芯片功能定制、模拟芯片实时数据监控及控制。本发明的用户可根据不同芯片手册进行定制模拟，通过C代码完成芯片寄存器等信息的控制，通过系统软件平台完成定制更新，方便灵活。
-
公开(公告)号：CN106330744B
公开(公告)日：2019-08-16
申请号：CN201610712467.8
申请日：2016-08-23
申请人： 上海创景信息科技有限公司
IPC分类号： H04L12/801 , H04L29/08
摘要： 本发明提供了一种基于网络的主题订阅系统，包括以下模块：网络通讯模块，初始化网络通讯环境，设置通讯通道，监听网络节点上线与下线，并通知控制节点；控制节点模块，初始化控制节点并设定通讯通道，为控制节点分配本通道内固定识别码；普通节点模块，初始化普通节点并设定通讯通道。本发明可根据主题接收者数量自动调整网络发送方式，既可将数据快速发送出去，又可避免网络阻塞。
-
公开(公告)号：CN109818790A
公开(公告)日：2019-05-28
申请号：CN201910074132.1
申请日：2019-01-25
申请人： 上海创景信息科技有限公司
摘要： 本发明提供了一种硬件实时模拟多通路多种类通信协议芯片系统、方法及介质，包括：系统交互模块：完成与被测系统的连接，实时监控被测系统的控制指令；FPGA内部PL逻辑模块：完成协议芯片硬件加速；FPGA内部ARM1模块：实现多协议芯片功能；FPGA内部ARM0模块：实现与上位机交互，实现多协议芯片控制及数据交互；上位机软件平台模块：实现多协议芯片功能定制、模拟芯片实时数据监控及控制。本发明的用户可根据不同芯片手册进行定制模拟，通过C代码完成芯片寄存器等信息的控制，通过系统软件平台完成定制更新，方便灵活。
-
公开(公告)号：CN113360424B
公开(公告)日：2024-01-30
申请号：CN202110667155.0
申请日：2021-06-16
申请人： 上海创景信息科技有限公司
IPC分类号： G06F12/0811 , G06F13/16
摘要： 本发明提供了一种基于多通路独立AXI总线的RLDRAM3控制器，控制模块通过AXI‑LITE接口连接FPGA片上微处理器，对RLDRAM3控制器进行控制；用户访问模块提供用户访问接口，提供用户数据读写；大数据交互模块基于用户访问模块初始优先级及二级缓存中积压数据量进行实时优先级调整，从用户访问模块中取出读写指令队列内容，并根据地址内容发送至物理层模块进行数据交互；物理层模块完成复位链路初始化控制、对RLDRAM3芯片DDR模式读写总线时序编解码、地址控制总线的时序控制。本发明支持多个AXI主设备同时访问RLDRAM3芯片的功能，保证各主设备数据正确性，解决缓存一致性问题。
-
公开(公告)号：CN112100032A
公开(公告)日：2020-12-18
申请号：CN202010982492.4
申请日：2020-09-17
申请人： 上海创景信息科技有限公司
IPC分类号： G06F11/30 , G06F16/2455
摘要： 本发明提供了一种嵌入式设备日志输出记录系统及方法，包括：日志自动生成模块：通过源码分析技术，在源码中关键位置插入日志语句，完整记录程序的执行流程，实现日志的完整性；CPU局部总线采集模块：利用CPU局部总线对日志自动生成模块生成的完整日志进行数据采集；主机数据存储模块：与CPU局部总线采集模块进行通信，通过光纤将采集的日志信息记录到主机平台的文件磁盘中；所述关键位置包括函数入口、函数出口和分支执行点。本发明通过日志自动生成模块解决了日志文字输出占用空间较大，以及由于人为因素造成的关键位置没有日志输出时日志不完整的问题。
-
公开(公告)号：CN117154666A
公开(公告)日：2023-12-01
申请号：CN202311403069.4
申请日：2023-10-27
申请人： 上海创景信息科技有限公司
IPC分类号： H02H7/26 , H02H3/20 , H02H3/24 , H02H3/087 , H02H3/10 , H02H5/04 , H02J13/00 , H02J9/06 , H02M1/44
摘要： 本发明提供了一种冗余隔离直流电源智能程控分路保护系统及方法，包括：模块M1：对1路冗余隔离直流电源进行智能程控分路；模块M2：对每一通路进行实时电压、电流、温度监控；模块M3：根据监控结果对每一通路进行包括自动断路保护、额定电流功率调节以及实时故障上传操作。本发明提供的一种基于航空航天的冗余隔离直流电源智能程控分路保护系统在复杂的航空航天系统中实际使用，能有效解决“进口程控电源”通路少、价格昂贵、且不具备冗余的特性。
-
公开(公告)号：CN116027704A
公开(公告)日：2023-04-28
申请号：CN202211618878.2
申请日：2022-12-15
申请人： 上海创景信息科技有限公司
IPC分类号： G05B19/042
摘要： 本发明提供了一种多路多类型通信总线数据采集装置、方法、介质及设备，包括数据采样单元、信号分析单元、存储单元和显示及设置单元；所述数据采样单元与信号分析单元相连接；所述信号分析单元分别与存储单元和显示及设置单元相连接。本发明通过采用拥有大量IO口以及可以并行处理的FPGA，解决了多通道总线数据采集及多通道数据并行独立处理的问题。
-
公开(公告)号：CN113391920A
公开(公告)日：2021-09-14
申请号：CN202110655829.5
申请日：2021-06-11
申请人： 上海创景信息科技有限公司
摘要： 本发明提供了一种智能化调度管理多种目标CPU的方法及系统，包括：步骤S1：通过配置CPU单元和上位机配置管理软件单元通信，动态获得、管理和配置目标CPU单元和外设芯片单元之间的桥接关系；步骤S2：采用FPGA实现目标CPU单元和外设芯片单元之间的动态桥接功能。本发明通过采用FPGA动态桥接目标CPU和外设芯片之间的连接关系，实现统一硬件平台对多种不同目标CPU和多种外设芯片的支持，无需针对每种目标CPU和外设芯片单独开发一套硬件平台。
-
公开(公告)号：CN113360424A
公开(公告)日：2021-09-07
申请号：CN202110667155.0
申请日：2021-06-16
申请人： 上海创景信息科技有限公司
IPC分类号： G06F12/0811 , G06F13/16
摘要： 本发明提供了一种基于多通路独立AXI总线的RLDRAM3控制器，控制模块通过AXI‑LITE接口连接FPGA片上微处理器，对RLDRAM3控制器进行控制；用户访问模块提供用户访问接口，提供用户数据读写；大数据交互模块基于用户访问模块初始优先级及二级缓存中积压数据量进行实时优先级调整，从用户访问模块中取出读写指令队列内容，并根据地址内容发送至物理层模块进行数据交互；物理层模块完成复位链路初始化控制、对RLDRAM3芯片DDR模式读写总线时序编解码、地址控制总线的时序控制。本发明支持多个AXI主设备同时访问RLDRAM3芯片的功能，保证各主设备数据正确性，解决缓存一致性问题。
-
-
-
-
-
-
-
-
-
搜索结果
18 条记录 (耗时 0.043 秒)
